规范ISSP1 -STD家庭
过程
最大可用门
套餐
记
电源电压
0.13
M（画）硅栅CMOS ，5个金属层
1万门（可用）
四百二十零分之三百五十二/ 500 / 696分之576 TBGA
内部： 1.5V
接口： 2.5V / 3.3V ，其他的高速接口
功耗
最大频率
接口
0.014
W / MHz的/门（ @Operating比： 0.3 ）
300兆赫
3.3V / 2.5V LVTTL
3.3V PCI ， PCI -X
LVDS ， HSTL ， SSTL ， PECL ，其他
嵌入式内核
以琳
Pr
元
in
SRAM ： 1/2端口的编译型同步（最大： 1M位）
APLL ：高/中速型
DLL ：对于高速DRAM接口
软核
SRAM ：分布式编译型同步SRAM
UART ，以太网
TM
MAC ，内存接口，其他
嵌入式时钟
主时钟： 2
本地时钟： 8
嵌入式测试
SCAN ， BSCAN ， BIST ， TESTBUS
记
可用信号引脚的数量取决于每个包上。
小册子A16092EJ2V0PF
5
