ICS309
S
ERIAL
P
ROGRAMMABLE
T
RIPLE
PLL SS V
ERSA
C
LOCK
S
YNTHESIZER
引脚分配
AT A
X2
X1 / IC LK
LK9
VDD
GND
LK1
LK2
LK3
LK4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
ST R 0 BE
SC LK
PD牛逼S
VD
VD
GND
LK5
LK6
LK7
LK8
20脚（150米IL ） SSOP （ QSOP ）
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
针
名字
数据
X2
X1/ICLK
CLK9
VDD
GND
CLK1
CLK2
CLK3
CLK4
CLK8
CLK7
CLK6
CLK5
GND
VDD
VDD
PDTS
SCLK
频闪
针
TYPE
输入
XO
XI
产量
动力
动力
产量
产量
产量
产量
产量
产量
产量
产量
动力
动力
动力
输入
输入
输入
串行数据输入。
晶振输出。该引脚连接到晶体。浮动的时钟输入。
该引脚连接到晶振或外部时钟输入。
输出时钟9.默认的参考频率输出未编程的时候。
连接到+ 3.3V 。
连接到地面。
输出时钟1.默认设定频率输出未编程的时候。
输出时钟2.默认的参考频率输出未编程的时候。
输出时钟3.默认的参考频率输出未编程的时候。
输出时钟4.默认设定频率输出未编程的时候。
输出时钟8.默认设定频率输出未编程的时候。
输出时钟7.默认设定频率输出未编程的时候。
输出时钟6.默认的参考频率输出未编程的时候。
输出时钟5.默认的参考频率输出未编程的时候。
连接到地面。
连接至+3.3 V.
连接至+3.3 V.
关断整个芯片，三态低所有输出的时候。内部上拉。
串行移位寄存器的时钟。参见时序图。
频闪加载数据。参见时序图。使用外部250千欧的上拉。
引脚说明
MDS 309摹
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版122704
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
