飞利浦半导体
ISP1581
USB 2.0 HS接口设备
表37 ： DMA硬件寄存器：位分配（ GDMA模式，摇头丸（硕士）和MDMA （ ATA ）只）
位
7
6
5
4
3
2
1
符号
RESET
总线复位
ACCESS
ENDIAN [1 ：0]的
00H
00H
读/写
EOT_
POL
0
0
读/写
主
0
0
读/写
ACK-
POL
0
0
读/写
DREQ≈
POL
1
1
读/写
写？
POL
0
0
读/写
0
读？
POL
0
0
读/写
表38 ： DMA硬件寄存器：位描述
位
7 6
符号
ENDIAN [1 ：0]的
描述
这些位决定之间的数据总线是否被交换
内部RAM和DMA总线：半字节
[1]
（ 8位总线）或字节
（ 16位总线） 。这仅适用于模式GDMA （从站），
MDMA （主） 。
00H —
正常的数据表示
8位总线：MSN在DATA [7：4 ] ， LSN在DATA [3：0 ]。
16位总线： MSB上的DATA [ 15 ： 8 ] ， LSB的DATA [ 7 ： 0 ]
01H —
交换数据表示
8位总线：MSN在DATA [3：0 ] ， LSN在DATA [7：4 ]。
16位总线： MSB上的DATA [ 7 ： 0 ] ， LSB的DATA [ 15 ： 8 ]
02H, 03H —
版权所有。
5
EOT_POL
选择完转移输入的极性（ GDMA中使用
只有从模式） ：
0 —
EOT为低电平有效
1 —
EOT为高电平有效。
4
主
选择DMA主/从模式：
0 —
GDMA从机模式。
1 —
MDMA主模式。
3
ACK_POL
选择DMA确认极性：
0 —
DACK低电平有效
1 —
DACK高电平有效。
2
DREQ_POL
选择DMA请求极性：
0 —
DREQ为低电平有效
1 —
DREQ为高电平有效。
1
WRITE_POL
选择DIOW信号的极性。
0 —
DIOW低电平有效
1 —
DIOW为高电平有效。
0
READ_POL
选择DIOR信号的极性。
0 —
DIOR是低电平有效
1 —
DIOR为高电平有效。
[1]
半字节= 4位。 MSN ：多数显着的半字节， LSN ：最显着的四位。
9.4.5
DMA选通脉冲时序寄存器（地址： 60H ）
这1个字节的寄存器用来控制选通定时， UDMA和MDMA模式中，当
在DMA CON组fi guration寄存器UDMA_MODE位已经被设置为03H 。该位
分配如
表39 。
9397 750 07648
飞利浦电子公司2000年版权所有。
客观的特定网络阳离子
牧师02 - 2000年10月23日
31 73
