6.2背板环境
6.2.1
背板PHY连接
通常在单端信号的背板环境中，串行总线与一对信号实施
（ STRB和DATA ） 。的拓扑结构是一个简单的一对总线型信号，如图6-6所示。
背板机箱
模块
节点
模块
节点
节点
模块
节点
节点
模块
节点
PHY
PHY
PHY
PHY
PHY
PHY
STRB
数据
图6-6 。背板拓扑结构
注意：
对一个给定的总线，可以有多达63个节点。没有限制的
分配节点的整个总线上的模块。当多个节点中占有
模块，它们必须共享相同的收发信机。
背板环境可以与许多不同的接口技术来实现。这些包括
但不限于：工业标准的喷补晶体管逻辑加（ GTLP ） ，工业标准的晶体管 - 晶体管
逻辑（TTL） ，背板收发器逻辑（BTL ），为与所定义的IEEE标准1194 [10]发射极耦合逻辑（ECL） 。
除了由应用环境指定的要求，物理媒体或串行总线应
满足对媒体附件，媒体信号接口，以及媒体信号定时中定义的要求。定时
要求必须满足以上在应用环境指定的范围。这些措施包括温度
范围，电压范围，以及制造公差。
6.2.2
逻辑状态的定义
在集电极开路环境中，司机声称总线来表示逻辑1状态，或释放总线来指示
0逻辑状态。断言总线，集电极开路驱动器吸收电流。释放总线，司机被认定，以
一个高阻抗状态或关断，使总线信号被拉到总线的终止电压。
注意：
这通常会导致对GTLP ，TTL和BTL总线的信号的逻辑反转。
关于电致化学发光总线信号通常没有被反转。
所有司机在有线或运算模式下的仲裁过程中进行操作。司机可以在数据图腾柱模式下运行
数据包，并确认转账。在这种模式下，驱动器可以驱动总线进入其释放状态，以减少上升
总线信号（称为撤消系释放带TTL技术）的时间。
6.2.3
比特率
数据发送和接收发生在49.152兆比特/秒或98.304兆位/秒（ ± 100ppm以下） 。在正常操作中，
不管该接口技术，仲裁发生的49.152 MHz的仲裁时钟速率。
[10]
IEEE标准1194.1-1991 ，IEEE标准背板收发器逻辑（ BTL ）接口电路的电气特性
6–7
