表6-9 。状态位说明
位（S ）
0
1
2
3
4–7
8–15
名字
仲裁
复位峡
子动作间隔
总线复位
版权所有
地址
数据
描述
指示PHY检测到总线处于空闲状态的仲裁复位间隔时间。这个时间定义
在1394-1995标准 。此位是用来在其忙/重试状态机的链接。
指示PHY检测到总线处于空闲状态的动作间隔时间。这个时间是在所定义的
1394标准。
指示PHY已进入总线复位状态
版权所有
持有的PHY寄存器的内容被传输到的链路的地址
表示要被发送到链路的数据
IEEE标准1394-1995 ，
IEEE标准的高性能串行总线
PHY
CTL [0：1 ]
00
00
01
01
01
00
00
PHY
D[0:1]
00
00
S[0,1]
S[2,3]
S[14,15]
00
00
图6-3 。状态转换时序
6.1.4
发送
当链路的请求通过LREQ终端接入到串行总线上，PHY仲裁访问串行
总线。当PHY赢得仲裁的，授予总线的链接通过断言传输的CTL端子
1 SCLK的周期，接着空闲一周期。从PHY采样的发射状态后，链路接管
控制通过确认持有或传送的CTL端子的接口。链接声称持有保留
总线的控制权而准备的数据。所述PHY断言在此期间该串行总线上的数据通状态。当
它已准备好开始发送一个数据包时，该链接断言发送的CTL端子沿与所述的第一个比特
数据包。发送该分组的最后一个位后，链接断言空闲或按住CTL端子为一个周期，
断言这些终端到一个高阻抗状态之前，然后怠速一个附加周期。
保持状态指示该链接需要发送一个数据包，而不释放总线的物理层。该PHY
通过等待所需的最短时间，然后声称为之前发送响应此保持状态。此功能
发送确认，如果链路打算发送一个统一的响应，在一个周期之后被使用。该
在总线所有权发送倍数分组时唯一的要求是，所有的数据包必须在被发送
相同的速度，因为该数据包的传输速度在第一分组之前设置。
如上面所指出的，当链路发送完当前总线所有权的最后一个数据包，它释放总线
通过认定闲置的CTL端子， 2个SCLK周期。物理层开始断言闲置的CTL端子1
采样从连接的第二空闲之后的时钟周期。每当D和CTL环节之间更改所有权
物理层和链路，存在允许以使界面两侧可以在注册操作的额外时钟周期
接口信号的版本，而不是响应于CTL的状态在下一周期。
它不要求在链路上发送所述第一数据包时执行允许之前进入保持状态
链接要准备好尽快总线所有权授予传输。单个分组的发送动作的时序
如图6-4所示。在该图中， D0 Dn是该分组的数据符号， ZZ代表的高阻抗
状态。
6–5
