位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第780页 > M2S56D40ATP75A > M2S56D40ATP75A PDF资料 > M2S56D40ATP75A PDF资料1第4页
DDR SDRAM （ Rev.1.2 ）
六月'01
初步
M2S56D20 / 30 / 40ATP
三菱的LSI
256M双数据速率同步DRAM
框图
DLL
DQ0 - 15
UDQS ， LDQS
I / O缓冲器
QS缓冲区
内存
ARRAY
银行＃ 0
内存
ARRAY
银行＃ 1
内存
ARRAY
银行＃ 2
内存
ARRAY
银行＃ 3
模式寄存器
控制电路
地址缓冲器
时钟缓冲器
A0-12
BA0,1
CLK / CLK CKE
控制信号缓冲
/ CS / RAS / CAS / WE
UDM ，
LDM
型号代码
此规则仅应用于同步DRAM的家庭。
M 2第56 3 0 A TP -75A
速度等级10 ： 125MHz的@ CL = 2.5,100MHz @ CL = 2.0
75:
133MHz@CL=2.5,100MHz@CL=2.0
75A ：为133MHz @ CL = 2.5,133MHz @ CL = 2.0
封装类型TP ： TSOP （ II ）
程世代
功能保留供以后使用
组织2 N 2 ： X4 ， 3 ： X8 ， 4 ： X16
DDR同步DRAM
密度56 ： 256M位
接口V ： LVTTL ，S ： SSTL_3 ， _2
内存式（ DRAM ）
三菱主名称
三菱电机
4
