DDR SDRAM （ Rev.1.2 ）
六月'01
初步
M2S56D20 / 30 / 40ATP
三菱的LSI
256M双数据速率同步DRAM
/ CLK
CLK
命令
地址
的DQ
DQ
CL = 2
BL = 4
读
Y
写
Y
Q0 Q1 Q2 Q3
D0 D1 D2 D3
/ CAS
潜伏期
BURST
长
BURST
长
初始地址
A2
0
0
0
0
1
1
1
1
-
-
-
-
-
-
A1 A0
0
0
1
1
0
0
1
1
0
0
1
1
-
-
0
1
0
1
BL
顺序
0
1
2
3
8
4
5
6
7
0
1
4
2
3
0
2
1
1
2
3
4
5
6
7
0
1
2
3
0
1
0
2
3
4
5
6
7
0
1
2
3
0
1
3
4
5
6
7
0
1
2
3
0
1
2
4
5
6
7
0
1
2
3
5
6
7
0
1
2
3
4
列寻址
交错
6
7
0
1
2
3
4
5
7
0
1
2
3
4
5
6
0
1
2
3
4
5
6
7
0
1
2
3
0
1
1
0
3
2
5
4
7
6
1
0
3
2
1
0
2
3
0
1
6
7
4
5
2
3
0
1
3
2
1
0
7
6
5
4
3
2
1
0
4
5
6
7
0
1
2
3
5
4
7
6
1
0
3
2
6
7
4
5
2
3
0
1
7
6
5
4
3
2
1
0
0
1
0
1
0
1
0
1
0
1
三菱电机
15
