位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第419页 > IDT77V1264L200PG > IDT77V1264L200PG PDF资料 > IDT77V1264L200PG PDF资料1第8页
IDT77V1264L200
信号名称
TXADDR3
VDD
TXADDR2
TXADDR1
TXADDR0
TxClav
TXCLK
GND
VDD
RXCLK
RXEN
RXADDR0
RXADDR1
GND
RXADDR2
RXADDR3
RXADDR4
RxClav
RxSOC
GND
VDD
RXPARITY
RXDATA15
RXDATA14
RXDATA13
RXDATA12
RXDATA11
RXDATA10
RXDATA9
RXDATA8
GND
VDD
RXDATA7
RXDATA6
RXDATA5
RXDATA4
RXDATA3
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
RXDATA7
RXDATA6
RXDATA5
RXDATA4
RXDATA3
RXDATA7
RXDATA6
RXDATA5
RXDATA4
RXDATA3
P1_RD[3]
P1_RD[2]
P1_RD[1]
P1_RD[0]
P0_RD[3]
RXPARITY
RXDATA15
RXDATA14
RXDATA13
RXDATA12
RXDATA11
RXDATA10
RXDATA9
RXDATA8
RXPARITY
见注1
见注1
见注1
见注1
见注1
RXCLAV[3]
RXCLAV[2]
RXCLAV[1]
P2_RFRM
P3_RD[3]
P3_RD[2]
P3_RD[1]
P3_RD[0]
P2_RD[3]
P2_RD[2]
P2_RD[1]
P2_RD[0]
RXADDR2
RXADDR3
RXADDR4
RxClav
RxSOC
RXEN[3]
见注2
见注2
RXCLAV[0]
RxSOC
P2_RCLK
P3_RCLK
P3_RFRM
P1_RFRM
P0_FRM
RXCLK
RXEN
RXADDR0
RXADDR1
RXCLK
RXEN[0]
RXEN[1]
RXEN[2]
见注2
见注2
P0_RCLK
P1_RCLK
TXADDR2
TXADDR1
TXADDR0
TxClav
TXCLK
TXCLAV[3]
TXCLAV[2]
TXCLAV[1]
TXCLAV[0]
TXCLK
P2_TCLK
P1_TCLK
P0_TCLK
见注1
DPICLK
引脚数
16位UTOPIA 2
模式[1,0] = 00
TXADDR3
8位UTOPIA 1
模式[1,0 ] = 01
见注2
DPI
模式[1,0 ] = 10
P3_TCLK
表3信号分配作为PHY / ATM接口模式（ 4第2部分）的函数
8 49
2001年12月6日
