IDT77V1264L200
SE
TXLED [3 ：0]的
TXREF
102
12, 13, 14, 15
10
In
OUT
In
保留信号。这个输入必须连接到逻辑低。
端口3到0发送LED驱动器。拉低OSC的223个周期，开始与TXSOC当这
接收单元用于传输的端口。 8毫安驱动电流高，低。每一个端口。
发送参考。同步到OSC 。的下降沿，一个X_8命令字节被插入
传输数据流。逻辑对这种信号进行编程寄存器的0x40 。典型的应用是WAN时机。
电源信号
信号名称
AGND
AVDD
GND
VDD
引脚数
I / O
信号说明
模拟地。 AGND提供一接地基准，以该船舶的模拟部分，其源更
恒定电流比的数字部分。
模拟电源3.3 ±0.3V AVDD电源的电源芯片的模拟部分，其绘制一个多
恒定电流比的数字部分。
数字地。
数字电源。 3.3 ± 0.3V 。
112, 117, 118, 123, 124,
____
127, 129, 130, 135, 136, 141
113, 116, 119, 122, 125,
128, 131, 134, 137, 140
____
2, 11, 44, 50, 56, 67, 77, 83, ____
86, 97, 107, 111, 142
1, 5, 16, 38, 45, 57, 68, 78,
84, 92, 104, 108
____
16位UTOPIA 2信号（ MODE [ 1： 0] = 00）
信号名称
RXADDR [4 ：0]的
RxClav
引脚数
53, 52, 51, 49, 48
54
I / O
In
OUT
信号说明
乌托邦2接收地址总线。这个总线是用来在轮询和选择的接收端口。端口地址
在比特被定义在[ 4：0]的增强控制寄存器的。
乌托邦2接收小区可用。指示处理端口的电池可用状态。有人断言，当
一个完整的细胞可用于从接收FIFO检索。当四个端口的非被编址。 RXCLAV是
高阻抗。
乌托邦2接收时钟。这是一个自由运行的时钟输入。
乌托邦2接收数据。当被选择的四个端口中的一个，所述77V1264L200传输接收单元，以
在ATM设备在整个这个总线。另请参阅RXPARITY 。
乌托邦2接收使能。驱动由ATM设备，以表明其在整个的RXDATA接收数据的能力
总线。
乌托邦2接收数据奇偶校验。奇校验过RXDATA [ 15 ： 0 ] 。
乌托邦2接收小区的开始。置一致的数据为上RXDATA每个小区的第一个字。
乌托邦2发送地址总线。这个总线是用来在轮询和选择的发送端口。端口
在增强型控制寄存器：地址以位[ 0 4 ]中定义。
乌托邦2发送单元提供。表示空间的可用性的解决端口的发送FIFO
对于一个完整的单元。当没有一个四个端口进行寻址， TXCLAV为高阻抗。
乌托邦发送时钟。这是一个自由运行的时钟输入。
乌托邦2发送数据。跨越这条总线的ATM设备转移细胞的77V1264L200进行传输。
另请参阅TXPARITY 。
乌托邦2发送使能。驱动由ATM设备，以表明它是整个TXDATA传输数据
总线。
乌托邦2发送数据奇偶校验。跨TXDATA奇校验[ 15 ： 0 ] 。奇偶校验检查和错误指示在
中断状态寄存器，在主控制寄存器使能。没有采取其他操作中的
事件中的错误。配合高或低，如果不使用。
乌托邦2发送启动细胞。置一致的数据为上TXDATA每个小区的第一个字。
表2信号说明（ 3之2部分）
RXCLK
46
In
OUT
RXDATA [ 15 ： 0 ] 59 ， 60 ， 61 ， 62 ， 63 ， 64 ， 65 ，
66, 69, 70, 71, 72, 73, 74,
75, 76
RXEN
RXPARITY
RxSOC
TXADDR [4 ：0]的
TxClav
TXCLK
47
58
55
36, 37, 39, 40, 41
42
43
In
OUT
OUT
In
OUT
In
In
TXDATA [ 15 ： 0 ] 32 ， 31 ， 30 ， 29 ， 28 ， 27 ， 26 ，
25, 24, 23, 22, 21, 20, 19,
18, 17
TXEN
TXPARITY
34
33
In
In
TxSOC
35
In
5 49
2001年12月6日
QQ：2881677436 复制
