位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第770页 > TSB12LV32-EP > TSB12LV32-EP PDF资料 > TSB12LV32-EP PDF资料1第97页
表8-6 。总线请求高速编码
LR4–LR6
000
010
100
所有其他
数据速率
S100
S200
S400
无效
注意：
该TSB41LV03A将接受一个无效的代码的速度和过程中的总线请求
通常的总线请求。然而，分组传输对于这样的请求时，
该TSB41LV03A将忽略任何由TSB12LV32提供的数据和意志
发送一个空数据包。
对于一个读寄存器请求的LREQ比特流的长度是9 ，如表8-7位。
表8-7 。阅读注册申请
位（S ）
0
1–3
4–7
8
名字
开始位
请求类型
地址
停止位
描述
表示传输（始终为1）的开始。
A 100 ，表示这是一个读寄存器请求。
标识物理层寄存器的地址被读取。
表示传输（通常为0 ）的端部。
对于一个写寄存器请求的LREQ比特流的长度是17 ，如表8-8位。
表8-8 。写REGISTER请求
位（S ）
0
1–3
4–7
8–15
16
名字
开始位
请求类型
地址
数据
停止位
描述
表示传输（始终为1）的开始。
A 101表示这是写寄存器请求。
标识该物理层设备Phy地址寄存器写入。
赋予要被写入到指定的寄存器地址中的数据。
表示传输（通常为0 ）的端部。
为加速控制请求的LREQ比特流的长度是6如表8-9位。
表8-9 。加速控制请求
位（S ）
0
1–3
4
5
名字
开始位
请求类型
控制
停止位
描述
表示传输（始终为1）的开始。
A 110 ，表示这是一个加速的控制要求。
如果1异步周期仲裁加速已启用，禁用，如果0 。
表示传输（通常为0 ）的端部。
公平或优先取得该TSB12LV32发出总线请求（ FairReq或PriReq ）至少要经过一个时钟
在物理层， LLC接口变为空闲。如果在CTL端子通过所述物理层设备置为接收状态（' b 10分配） ，
那么任何未决的或公平的优先级请求丢失（清除） 。此外，物理层忽略任何公平或优先
如果同时TSB12LV32发送请求的接收状态被置位请求。该TSB12LV32可能
然后重新发出下一个界面后，闲置请求一个时钟。
循环主节点使用一个优先级总线请求（ PriReq ）发送一个周期开始信息。接收后
或发送一个周期开始消息时， TSB12LV32可以发出一个同步总线请求（ IsoReq ） 。该
PHY将清除一个同步请求，只有当串行总线已经赢了。
8–4
