位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第770页 > TSB12LV32-EP > TSB12LV32-EP PDF资料 > TSB12LV32-EP PDF资料1第94页
8 TSB12LV32 / PHY接口
本节提供了一个TSB12LV32和一个物理层设备之间的数字接口的一个概观
（物理层） 。后面的信息可以通过连接的过程中被用作导
TSB12LV32到1394物理层。部件号引用的TSB41LV03A和TSB12LV32 ，代表
德州仪器实现物理层设备（ TSB41LV03A ）和链接（ TSB12LV32 ）的IEEE的层
1394-1995和P1394a标准。
如何TSB41LV03A设备工作的具体细节未在本文档中讨论。只有那些
这涉及到的TSB12LV32物理层设备接口部分被提及。
8.1
操作原理
的TSB12LV32被设计成与德州仪器物理层的设备进行操作。以下
段落描述的物理层设备Phy - LLC接口假设TSB41LV03A物理层设备的操作。该
TSB41LV03A是IEEE 1394A三端口电缆收发器/仲裁器物理层能够400 Mb / s的速度。
该接口的物理层由SCLK ， CTL0 ， CTL1 ， D0 - D7 ， LREQ ， LPS ， LINKON和直接的
在TSB12LV32端子，如图8-1所示。请参阅德州仪器
应用报告
SLLA044
为TSB12LV32和TSB41LV03之间的电接口的详细描述。
TSB12LV32
链路层
调节器
SCLK
CTL0–CTL1
D0–D7
LREQ
LPS
LinkOn
直接
直接
ISO
PHY / LLC接口
TSB41LV03A
物理层
设备
系统时钟
CTL0–CTL1
D0–D7
LREQ
LPS
C / LKON
ISO
图8-1 。 PHY - LLC接口
从PHY端的系统时钟提供了一个49.152 MHz的时钟界面。所有的控制和数据信号被
同步，并取样上，系统时钟的上升沿。
该CTL0和CTL1的端子形成一个双向控制总线，控制信息流和
在TSB41LV03A和TSB12LV32之间的数据。
的D0-D7端子形成一个双向数据总线，用于传送的状态信息，控制
的设备之间传送信息，或数据包数据。该TSB41LV03A支持S100 ， S200 ， S400及数据
转移在D0-D7数据总线上。在S100中的操作仅在D0和D1的终端被使用;在S200
操作只有在D0 D3的终端被使用;并且在S400中的操作的所有D0-D7端子用于数据
8–1
