发布
数据表
PMC-2010336
第1期
PM7383 FREEDM - 32A256
帧引擎和数据链路管理32A256
图42 - 微处理器写访问时序
A[7:0]
tS
ALW
tV
L
ALE
tS
AW
（ CSB + WRB ）
有效的地址
tH
ALW
tS
LW
tH
LW
tV
WR
tH
AW
tS
DW
D[7:0]
tH
DW
有效数据
微处理器写时序注释：
1，一种有效的写周期被定义为本局和WRB信号的逻辑或。
2.微处理器的接口时序适用于普通模式寄存器只访问。
3.在非复用的地址/数据总线架构， ALE应保持高电平，
TS参数
ALW
，TH
ALW
，电视
L
， TS
LW
和Th
LW
不适用。
4.参数TH
AW
和TS
AW
是不适用的，如果地址闩锁被使用。
表28 - JTAG端口接口（图43 ）
符号
描述
民
最大
单位
TCK频率
TCK占空比
tS
TMS
TMS建立时间TCK
40
50
1
60
兆赫
%
ns
专有和保密
218
