A D V A N权证
我N· R M一T I O 4 N
改为“ S71PL064JA0-0Z ”与
添加的行包含以下内容： S71PL064JB0-07 ; 65 ; 32M PSRAM ; 70 ; PSRAM
1 ; TLC056 。
第2页的“ 32MB的闪存”
改为“ S71PL032JA0-08 ”与“ S71PL032JA0-0F ” 。
第2页的“ 64MB闪存记忆”
改为“ S71PL032JA0-07 ”与“ S71PL032JA0-0K ” 。
第3页上的“ 128兆闪存”
添加的行包含以下内容： S71PL127JB0-9 ; 65 ; 32M PSRAM ; 70 ;
PSRAM ; TLA064 。
改为“ S71PL127JB0-97 ”与“ S71PL127JB0-9Z ” 。
添加的行包含以下内容： S71PL127JC0-97 ; 65 ; 64M PSRAM ; 70 ;
pSRAM1 ; TLA064 。
改为“ S71PL127JC0-9P ”与“ S71PL127JC0-9Z ” 。
在S71Pl254JB0结核病行从“ pSRAM3 ”到“ pSRAM2 ”改变PSRAM类型。
“ 256Mb的闪存（ 2xS29PL127J ） ”第3页
添加的行包含以下内容： S71PL254JB0 -TB ; 65 ; 32M PSRAM ; 70 ;
pSRAM3 ; FTA084 。
添加的行包含以下内容： S71PL254JC0 -TB ; 65 ; 64M PSRAM ; 70 ;
pSRAM2 ; FTA084 。
第11页的“连接图（ S71PL127J ） ”
更新销D8 ，D9，和L5 。
添加注释2和3图。
第12页的“连接图（ S71PL254J ） ”
更新销D8和D9 。
补充说明2图纸。
第15页上的“ S71PL032J有效组合”
改变S71PL032J08 （ P）型SRAM访问时间（纳秒）从“ SRAM1 ”来
“ SRAM2 ” （表4做出改变） 。
改变S71PL032JA0 （ P）型SRAM访问时间（纳秒）从“ SRAM3 / 70 ”到
pSRAM3 / 70 “ 。
删除所有单元格具有以下合作内容：“ BAW ， BFW ，白。 BFI “ 。
合并之前的占位与单元格上方。
第16页上的“ S71PL064J有效组合”
在（ P） SRAM类型/访问时间（纳秒）改为“ STET ”到“ pSRAM1 /的所有实例
70”.
在包修改/型号改为“ STET ”到“ 07 ”的所有实例。
加入行BAW包装及温度段，内容如下：
S71PL064JB0 ; 07; 65 （含以前） ; pSRAM1 / 70 。
第17页的“ S71PL127J有效组合”
改变了S71PL127JA0包修改/型号由“ 9Z ”到“ 9P ” （ 4
实例）。
2004年11月22日S71PL254 / 127 / 064 / 032J_00_A6
修订概要
195
