飞利浦半导体
产品speci fi cation
CMOS单芯片8位微控制器
87C654
AC电气特性 - I
2
C接口
符号
参数
输入
产量
SCL时序特性
t
HD
; STA
t
低
t
高
t
RC
t
FC
t
SU
; DAT1
t
SU
; DAT2
t
SU
; DAT3
t
HD
; DAT
t
SU
; STA
t
SU
;申通快递
t
BUF
t
RD
START条件保持时间
SCL为低电平的时间
SCL高电平时间
SCL上升时间
SCL下降时间
数据建立时间
SDA建立时间（REP之前，启动待续）
SDA建立时间（停止COND前。 ）
数据保持时间
重复启动建立时间
停止条件的建立时间
总线空闲时间
SDA上升时间
≥
14 t
CLCL
≥
16 t
CLCL
≥
14 t
CLCL
≤
1s
≤
0.3s
≥
250ns
≥
250ns
≥
250ns
≥
0ns
≥
14 t
CLCL
≥
14 t
CLCL
≥
14 t
CLCL
≤
1s
> 4.0μs
1
> 4.7μs
1
> 4.0μs
1
–
2
< 0.3μs
3
> 20吨
CLCL
– t
RD
>为1μs
1
> 8吨
CLCL
> 8吨
CLCL
– t
FC
> 4.7μs
1
> 4.0μs
1
> 4.7μs
1
–
2
SDA时序特性
t
FD
SDA下降时间
≤
0.3s
< 0.3μs
3
注意事项：
1.在100千比特/秒。在其它的比特率该值反比于比特率的100千比特/秒。
2.由外部总线线路电容和外部上拉电阻器母线测定，这必须是< 1μs的时间。
3.道钉上的SDA和SCL线，不足3吨的持续时间
CLCL
将被过滤掉。巴士线SDA最大电容和
SCL = 400pF的。
4. t
CLCL
= 1/f
OSC
=在引脚XTAL1一个振荡器时钟周期。对于62ns <吨
CLCL
< 285ns （ 16MHz时） > F
OSC
> 3.5MHz的）的SI01接口满足
I
2
C总线规范比特率高达100千比特/秒。
时序SIO1 （I
2
C）接口
重复启动条件
START或重复START条件
t
RD
停止条件
0.7 V
CC
0.3 V
CC
t
BUF
t
FD
t
RC
t
FC
t
SU ; STO
0.7 V
CC
0.3 V
CC
t
SU;DAT3
t
HD ; STA
t
低
t
高
t
SU;DAT1
t
HD ; DAT
t
SU;DAT2
t
SU ; STA
启动条件
SDA
（输入/输出）
SCL
（输入/输出）
SU00107A
1996年8月16日
15
