飞利浦半导体
产品speci fi cation
CMOS单芯片8位微控制器
87C654
AC电气特性
1, 2
16MHz的时钟
符号
1/t
CLCL
t
LHLL
t
AVLL
t
LLAX
t
LLIV
t
LLPL
t
PLPH
t
PLIV
t
PXIX
t
PXIZ
t
特拉维夫
t
PLAZ
数据存储器
t
AVLL
t
RLRH
t
WLWH
t
RLDV
t
RHDX
t
RHDZ
t
LLDV
t
AVDV
t
LLWL
t
AVWL
t
QVWX
t
DW
t
WHQX
t
RLAZ
t
WHLH
移位寄存器
t
XLXL
t
QVXH
t
XHQX
t
XHDX
t
XHDV
外部时钟
t
CHCX
t
CLCX
t
CLCH
t
CHCl 3
6
6
6
6
高时间
3
低电平时间
3
上升时间
3
下降时间
3
20
20
20
20
20
20
t
CLCL -
t
低
t
CLCL -
t
高
20
20
ns
ns
ns
ns
5
5
5
5
5
串口时钟周期时间
3
输出数据建立到时钟上升沿
3
之后，时钟上升沿输出数据保持
3
输入数据保持时钟上升沿后
3
时钟上升沿到输入数据有效
3
0.75
492
80
0
492
12t
CLCL
10t
CLCL
–133
2t
CLCL
–117
0
10t
CLCL
–133
s
ns
ns
ns
ns
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
3, 4
地址有效到ALE低
RD脉冲宽度
WR脉冲宽度
RD低到有效数据
RD后的数据保持
RD后的数据FL燕麦
ALE低到有效数据中
地址中的有效数据
ALE低到RD或WR低
地址有效到WR低或RD低
数据有效到WR过渡
WR之前的数据建立时间
WR后数据保持
RD低到地址浮
RD和WR高到ALE高
23
138
120
3
288
13
0
103
t
CLCL
–40
0
55
350
398
238
3t
CLCL
–50
4t
CLCL
–130
t
CLCL
–60
7t
CLCL
–150
t
CLCL
–50
0
t
CLCL
+40
28
275
275
148
0
2t
CLCL
–70
8t
CLCL
–150
9t
CLCL
–165
3t
CLCL
+50
t
CLCL
–35
6t
CLCL
–100
6t
CLCL
–100
5t
CLCL
–165
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
科幻gure
2
2
2
2
2
2
2
2
2
2
2
2
参数
振荡器频率
速版本
87C654
–4, –5
ALE脉冲宽度
地址有效到ALE低
地址保持ALE低后
ALE低到有效指令
ALE低到PSEN低
PSEN脉冲宽度
PSEN低到有效指令
PSEN后输入指令保持
PSEN后输入指令FL燕麦
地址在有效指令
PSEN低到地址浮
0
38
208
10
23
143
83
0
t
CLCL
–25
5t
CLCL
–105
10
85
8
28
150
t
CLCL
–40
3t
CLCL
–45
3t
CLCL
–105
民
最大
可变时钟
民
3.5
2t
CLCL
–40
t
CLCL
–55
t
CLCL
–35
4t
CLCL
–100
最大
16
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.参数是有效的工作温度范围内，除非另有规定。
2.负载电容端口0 ， ALE ， PSEN和= 100pF电容，负载电容为所有其它输出= 80pF 。
3.这些值的特点，但不是100 ％生产测试。
1996年8月16日
13
