飞利浦半导体
初步speci fi cation
内存控制器
SAA4951
地址
（十六进制）
注册
功能
从显示器时钟产生的水平脉冲
48
49
4A
4B
4C
4D
4E
BLNDSTA
BLNDSTO
HWE2STA
HWE2STO
HRESTA
HRESTO
HDMSB
水平消隐脉冲的开始（低8的9比特）
水平消隐脉冲的结束（下部8的9比特）
横写的启动使能（低8 9位）
横写的结束使能（ 8 9的下位）
开始的水平方向的读使能（低8的9比特）
的水平读端启用（ 8 9的下位）
位0 ： BLNDSTA的MSB
位1 ： BLNDSTO的MSB
位2 ： HWE2STA的MSB
第3位： HWE2STO的MSB
第4位： HRESTA的MSB
第5位： HRESTO的MSB
4F
HDDEL
位0 ： BLND的网络延迟NE （LSB ）
位1 ： BLND （ MSB ）的网络延迟NE
位2 ： HWE2的网络延迟NE （LSB ）
第3位： HWE2 （ MSB ）的网络延迟NE
第4位： HRE的网络延迟NE （LSB ）
第5位： HRE （ MSB ）的网络延迟NE
从采集时钟产生垂直脉冲
50
51
52
VWE1STA
VWE1STO
VAMSB
垂直写入的启动使能（低8 9位）
纵写的结束使能（ 8 9的下位）
位0 ： VWE1STA的MSB
位1 ： VWE1STO的MSB
因收购产生的时钟脉冲水平
58
59
5A
5B
5C
CLVSTA
CLVSTO
HWE1STA
HWE1STO
HAMSBDEL
开始CLV脉冲
CLV脉冲结束
横写的启动使能（低8 9位）
横写的结束使能（ 8 9的下位）
位0 ： HWE1STA的MSB
位1 ： HWE1STO的MSB
位2 ： HWE1的网络延迟NE （LSB ）
第3位： HWE1 （ MSB ）的网络延迟NE
第4位：内存CON组fi guration位2 （ MC2 ） ： 0 = 1050至60年; 1 =二千九百七十○分之一千零七十
位5： w外（外部WE）
第6位： SFR （选择网络场的认可）
1994年4月
9
