飞利浦半导体
初步speci fi cation
内存控制器
SAA4951
注册
MODE1
1
2
3
4
5
6
7
位
0（ LSB）的
名字
DR
STPWM1
STPWM2
MC1
GSC
CCIR60
EXTLLA
VFS
显示栅格
备注
停止写入内存1 ：静止图像模式
停止写入内存2 ：静止图像模式
内存CON组fi guration位1
0 ： 2场音响回忆; 1 ： 1场网络存储
金SCART
0 ：正常IPQ模式; 1 ：黄金SCART输入
只为外部模式（ 13.5 MHz的输入时钟） ：
0 = 50赫兹，每行864个时钟周期; 1 = 60赫兹，每行858个时钟周期
从外部源水平基准脉冲BLNA和时钟LLA
0 ：内部（ PLL ） ; 1 ：外部
垂直频率选择
VFS
0
0
1
1
DR
0
1
0
1
显示模式
100赫兹（ 312.5线） ABAB光栅
100赫兹（ 313 / 312.5 / 312 / 312.5线） AABB光栅
50赫兹（ 625线）1： 1 ，非隔行
50赫兹（ 1250行）2： 1隔行
SWC1
此次收购的时钟输入信号LLA连接
通过存储器控制器电路。 LLA是内部
缓冲并推出了为串行写时钟SWC1的
存储器1中。另外SWC1被用作时钟信号，用于
三个AD转换器和用于格式化功能。
ALDUV / VB
输出信号ALDUV （模拟负载的
色度信号U和V ）控制的形成
色度为8位的数字数据信息信号U
和V.
采集部分的说明
LLA
这是主要的输入时钟脉冲的采集侧
由外部PLL所产生的存储器控制器
电路。取决于所选择的系统应用LLA
运行在12 / 13.5 / 16 / 18MHz的不同频率。
PLL电路由模拟脉冲串钥匙脉冲控制
通过插入同步电路提供ABK （即
TDA2579 ）和水平参考信号的HRA
由SAA4951电路提供。
w外
外部写使能输入数字彩色解码器
应用中，其中通过产生写使能信号
该数字彩色信号解码器。这个信号可以简单地通过采样
LLA和送出在WE1 。
1994年4月
12
