SMJ34020A
图形系统处理器
SGUS011B - 1991年4月 - 修订1995年8月
引脚功能（续）
针
名字
WE
I / O =
O
描述
DRAM与内存控制（续）
写使能。有源低WE推动DRAM和VRAMs的WE输入。我们也可以使用作为活性
低写使能对连接到SMJ34020A本地接口的静态存储器和其它设备。在一
本地存储器读周期，我们仍然不活跃，而高CAS选通低电平有效。在一个本地存储器写
周期，我们被选通低电平有效CAS之前。在VRAM串行数据寄存器传输周期，我们的国家
RAS的下降沿，控制所述传送的方向。
主机接口
HA5 - HA31
HBS0 - HBS3
HCS
I
I
I
二十七个主机地址输入信号。主机可以通过将地址在这些线路上接入一个长字。
HA5 - HA31对应LAD5 - LAD31该输出地址到本地存储器中。
四主机字节选择。 HBS0 - HBS3确定被选中的长字中哪些字节。
主机芯片选择。主机驱动器HCS低，锁住当前主机的地址出现在HA5 - HA31和主机字节
选择在HBS0 - HBS3 。 HCS也使主机访问周期的SMJ34020A I / O寄存器或本地内存。
在复位过程中的低到高的转变，对HCS水平决定了SMJ34020A是否停止（ HCS
高的主机当前模式），还是开始执行其重置服务例程（ HCS低自我引导
模式）。
主机数据锁存选通信号。 HDST的上升沿从SMJ34020A本地地址空间到锁存数据
外部主机的数据锁存器对主机读取访问。 HDST可以配合使用HRDY ，以指示数据
是在外部数据锁存有效。
主机中断。提示允许SMJ34020A通过设置HSTCTLL I / O寄存器的INTOUT位中断主机。
提示也可使用，如果一个BUSFLT或重试时中断主机由于主机的访问周期。
主机数据锁存器输出使能。 HOE能够从主机数据的数据锁存到SMJ34020A本地地址空间
主办写周期。 HOE可以配合使用HRDY ，以指示数据已被写入到存储器的
外部数据锁存器。
主机准备。 HRDY通常是低的，并变为高以指示该SMJ34020A准备完成一个主机发起的
读或写周期。如果SMJ34020A已准备好接受该访问请求， HRDY被驱动为高并且主机可以
继续进行访问。一台主机可以使用HRDY逻辑与HDST和HOE结合，以确定当本地
总线访问周期已经完成。
主持人宣读频闪。在从主机处理器的读请求HREAD被驱动为低电平。该通知SMJ34020A
主机请求访问的I / O寄存器或本地存储器。 HREAD不应被断言在同一
这HWRITE断言时间。
主机写选通。 HWRITE被驱动到低电平，表示由主处理器的写请求。该通知SMJ34020A
一个写请求被挂起。 HWRITE的上升沿被用来指示该主机已锁存的数据是
写入外部数据收发器。 HWRITE不应被断言在同一时间HREAD被断言。
系统控制
CLKIN
LCLK1 ， LCLK2
I
O
时钟输入。 CLKIN产生LCLK1和LCLK2 ，到了SMJ34020A所有的处理器功能
同步的。一个独立的异步输入时钟（ VCLK ）控制视频定时和视频寄存器。
本地输出时钟。 LCLK1和LCLK2有90度的相位彼此。他们提供方便
外部电路的同步控制的内部定时。从SMJ34020A输出的所有信号（除
CRT的定时信号）同步到LCLK1和LCLK2 。
当地的中断请求。从外部设备的中断传输到LINT1和LINT2的SMJ34020A 。
每个本地中断信号激活的两个中断请求级别之一的请求。外部设备生成
一个中断请求通过驱动相应的中断请求引脚到低电平状态。 LINT1 ， LINT2应
保持低电平，直到SMJ34020A识别它。 LINT1 ， LINT2可以异步地施加到SMJ34020A如
他们在使用前内部同步。
系统复位。在正常操作期间， RESET变为低电平复位SMJ34020A 。当复位有效
低， SMJ34020A的内部寄存器被设置为一个初始已知的状态，所有输出和双向引脚被驱动
要么到无效电平或高阻抗状态。该SMJ34020A的行为下复位依赖于
在HCS输入刚刚复位的低到高的转变之前的水平。如果HCS低， SMJ34020A开始执行
该指令由复位向量指向。如果HCS高， SMJ34020A被暂停，直到主处理器写
在HSTCTLL寄存器0到HLT位。
HDST
O
提示
HOE
O
O
HRDY
O
HREAD
I
HWRITE
I
LINT1 ， LINT2
I
RESET
I
I =输入， O =输出
6
邮政信箱1443
休斯敦，得克萨斯州77251-1443
