TLV1544C ， TLV1544I ， TLV1548C ， TLV1548I ， TLV1548M
低电压10位模拟数字转换器
带串行控制和4/8模拟输入
SLAS139C - 1996年12月 - 修订1999年1月
DSP接口
的TLV1544 / 1548还可以与DSP接口，从TMS320系列，例如，通过一个串行端口。
模拟 - 数字转换器（ADC），作为从属设备，其中所述的DSP设备FS和串行I / O的
CLK 。发送和接收操作的并发。 FS的下降沿必须不迟于7出现
CS下降沿后， I / O CLK周期。
DSP I / O周期从以下几个方面微处理器的I / O周期不同：
D
D
D
当与DSP接口，输出数据的MSB是FS ↓后可用。剩余的输出数据的变化
在I / O CLK的上升沿。输入数据被采样的I / O CLK的前四个下降沿FS ↓之后
当INV CLK为高，或者I / O CLK后的FS ↓和当前四个上升沿INV CLK为低。这
当与一个微处理器接口操作反转。
新的DSP I / O周期开始的I / O CLK后， FS的上升沿上升沿。内部状态
机被复位的I / O CLK的每个下降沿时FS为高电平。接口时，该操作是相反
用的微处理器。
该TLV1544 / 1548支持16个时钟周期，当与DSP接口。输出数据被填充以
6尾随零，当它在DSP模式下操作。
表2. TLV1544 / TLV1548串行接口模式
I / O
CSの
CSの
接口模式
微处理器行动
初始化计数器
复位状态机和禁用I / O
FS的样品状态
禁用I / O
连接到DSP FSX输出
初始化状态机的FS ↑后，每个CLK ↓
开始一个新的周期在每个CLK ↑以下的初始化
（初始化计数器）
开始模拟输入的采样，在第四个I / O CLK ↓
开始模拟输入的采样在第十I / O CLK ↓
在I / O CLK ↓采样输入数据（ INV CLK高）
在我的样本数据输入/输出CLK ↑ （ INV CLK低）
使MSB可用FS ↓
剩余的数据在每个以下I / O CLK ↑之后的变化
fs
DSP行动
FS
连接到VCC
开始模拟输入的采样开始在第四个I / O CLK ↑
转换开始于第十I / O CLK ↑
在我的样本数据输入/输出CLK ↑ （ INV CLK高）
在I / O CLK ↓采样输入数据（ INV CLK低）
使MSB可用CS ↓
其余的I / O CLK ↓数据的变化
I / O CLK
DATA IN
数据输出
6
邮政信箱655303
达拉斯，德克萨斯州75265
