位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第896页 > TMX320VC5421 > TMX320VC5421 PDF资料 > TMX320VC5421 PDF资料1第71页
TMS320VC5421
数字信号处理器
SPRS098 - DECEMBER 1999
多通道缓冲串行端口时序（续）
开关特性的多通道缓冲串口
[H=0.5t
C（ CO）
] （参见图39和图40）
参数
TC （ BCKRX ）
总重量（ BCKRXH ）
总重量（ BCKRXL ）
TD （ BCKRH - BFRV ）
TD （ BCKXH - BFXV ）
TDIS （ BCKXH - BDXHZ ）
周期时间， BCLKR / X
脉冲持续时间， BCLKR / X高
脉冲持续时间， BCLKR / X低
延迟时间， BCLKR高内部BFSR有效
延迟时间BCLKX高内部有效BFSX
时间，
下面最后一个数据位关闭时间BCLKX高到BDX高阻抗
时间，
延迟时间， BCLKX高BDX有效。这适用于所有的比特，除了第
一个谎言
EXCE吨
比特传输。
TD （ BCKXH - BDXV ）
延迟时间， BCLKX高BDX valid.§
只适用于第一位的数据延迟1时发送
或2（ XDATDLY条件= 01b或10b）的模式
DXENA = 0
DXENA = 1
DXENA = 0
DXENA = 1
DXENA = 0
DXENA = 1
DXENA = 0
DXENA = 1
BCLKR / X INT
BCLKR / X INT
BCLKR / X INT
BCLKR INT
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BCLKX INT
10 （ BCKXH - BDX ）
启用时间， BCLKX高BDX driven.§
只适用于第一位的数据延迟1时发送
或2（ XDATDLY条件= 01b或10b）的模式
BCLKX分机
BCLKX INT
BCLKX分机
BFSX INT
TD （ BFXH - BDXV ）
延迟时间， BFSX高BDX valid.§
只适用于第一位的数据延迟0时发射
（ XDATDLY = 00B ）模式。
BFSX分机
BFSX INT
BFSX分机
BFSX INT
10 （ BFXH - BDX ）
启用时间， BFSX高BDX driven.§
只适用于第一位的数据延迟0时发射
（ XDATDLY = 00B ）模式
BFSX分机
BFSX INT
BFSX分机
–1
2
9
13
ns
–4
2
6
12
9
12
25
26
ns
ns
民
4H
D–4
C–4
–3
–3
2
–8
1
0
5
最大
D+1
C+1
3
8
15
5
19
11
20
11
20
25
27
ns
ns
单位
ns
ns
ns
ns
极性位CLKRP = CLKXP = FSRP = FSXP = 0。如果任何的信号的极性反转，则该信号的定时参考文献是
也反转。
T为BCLKRX周期= （ 1 + CLKGDV ） * 2H
C = BCLKRX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * 2H时CLKGDV是偶数
D = BCLKRX高脉冲宽度= T / 2时CLKGDV是奇数还是零和= （ CLKGDV / 2 + 1）* 2H当CLKGDV是偶数
见
TMS320C54x系列增强型外设参考集，第5卷
（文献编号SPRU302 ）的DX启用的描述（ DXENA ）
和数据延迟的多通道缓冲串口的功能。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
71
超前信息
ns
