8XC196KC 8XC196KC20
引脚说明
（续）
符号
端口3和4
HOLD
HLDA
BREQ
PMODE
PACT
CPVER
PALE
名称和功能
8位漏极开路双向IO端口输出这些引脚与共享
具有很强的内部上拉复用地址数据总线
总线保持输入请求总线的控制权
总线保持应答总线输出指示发布
当总线控制器有一个悬而未决的外部存储器总线请求输出被激活
周期
确定EPROM编程模式
在自动编程模式下的低信号表明编程过程中的高
信号指示编程完成
累积式程序输出验证引脚为高电平，如果所有的地方都编
自进入编程模式正确
在从编程模式和自动配置字节编程模式的下降沿
表示端口3和4包含有效的编程命令的地址信息
（输入到从站）
在从编程模式的下降沿表示端口3和4包含有效
编程数据（输入到从站）
在从Programmig模式和自动配置字节编程模式的高信号
指示正确编程字节
自动递增低电平输入信号指示自动增量模式已启用
自动递增将允许读取不连续地址的EPROM中的位置或写
对每次读或写整个PBUS交易
PROG
PVER
AINC
8
