应用信息
5.3 - 功耗优化
该TSA1401的内部架构使
的消耗功率的最优化
据的采样频率
应用程序。为了这个目的，一个电阻器（值
Rpol ）置于IPOL和模拟之间
接地引脚。在20MHz采样频率，
Rpol优化消耗等于41kΩ 。
该电路的功耗优化
相对于采样频率显示在两个
配置（图
18):
l
REFMODE = 0内部参考
l
REFMODE = 1的外部引用
TSA1401
当OEB被设置为低电平再次，该数据是
那么有效的具有非常短吨输出
delay(1ns).
时序图第4页总结了
操作周期。
超出范围（ OR）
此功能是在输出级执行
为了建立Range"标志每当一个"Out
数字数据是在全量程范围。
典型地，存在被检测的所有数据
在“0”或所有的数据在“1”之中。该结束了
的输出信号OR这是在低电平状态
（ VOL）时的数据留的范围内，或在
高电平状态（VOH ）当数据超出
的范围内。
数据就绪（ DR ）
数据就绪输出是时钟的一个图像
在输出数据D0被同步（向
D13 ） 。这是一个非常有用的信号，从而简化
测量的同步
设备或控制的DSP。
作为数字输出， DR变为高阻
当OEB被置为高电平的状态
在时序图中第4页所描述。
图。 18 ：模拟量电流消耗与Fs的
据Rpol极化值
电阻：内部参考
45
40
RPOL
140
120
35
30
25
20
5
10
FS（兆赫）
15
20
Ipol_extref
80
60
40
20
0
Rpol （欧姆）
IPOL （毫安）
Ipol_intref
100
5.5 - 布局注意事项
以在使用TSA1401电路中的最佳方式
高频率时，采取一些预防措施必须是
采取电源：
- 模拟信号从所述的分离
并从缓冲器电源数字部分是
必须防止噪声耦合到
输入信号。
- 电源旁路电容必须放置
尽可能靠近IC引脚以
提高高频旁路，减少
谐波失真。
- 正确终止所有输入和输出是
需要的;与输出端接电阻，
放大器的负载将是唯一的电阻和稳定性
放大器将得到改善。所有导线必须是
宽和尽可能短，特别是对
为了降低寄生的模拟输入
电容和电感。
5.4 - 数字输出
数据格式选择（ DFSB ）
当设置为低电平（ VIL ） ，数字输入DFSB
提供了一个2的补码数字输出的MSB 。
执行某些时候这可能会感兴趣
进一步的信号处理。
当置为高电平（ VIH） ， DFSB提供
标准二进制编码输出。
输出使能（ OEB ）
当置为低电平（ VIL）时，所有的数字输出
保持活跃，处于低阻抗状态。
当置为高电平（ VIH）时，所有的数字输出
缓冲器处于高阻状态。它导致
降低消耗，同时转换的推移
取样。
15/19
