可配置逻辑块
的CLB阵列提供了从功能元件
该用户的逻辑构造。逻辑块是
布置在IOB中的周界内的矩阵。该
XC3020具有布置在第8行和8 64这样的块
列。 XACT的显影系统被用于的COM
堆积的配置数据将被加载到
内部配置存储器中定义的运行和
互连每个块的。 CLB中的用户定义和
它们的互连网络，可以通过自动完成
从原理图捕获逻辑图或翻译
可选择通过安装库或用户宏。
每个CLB有一个组合逻辑部，两个触发器，
和一个内部控制部。参见图4。主要有：
5个逻辑输入（ A， B，C ， D和E） ;共同的时钟输入
（K） ;异步直接复位输入端（ RD ） ;和
能时钟（ EC） 。所有可以从互连从动
相邻的块的资源。每个CLB也具有两个
输出（ X和Y ），其可驱动的互连网络。
对于一个CLB内的任一触发器的数据输入，从供给
函数F或组合逻辑G的输出，或
阻塞输入， DI 。两个触发器中的每个CLB的共享
DI
DATA IN
0
MUX
F
DIN
G
RD
QX
A
B
逻辑
变量
C
D
E
QY
F
DIN
G
0
MUX
1
D
Q
QY
组合
功能
G
G
Y
CLB输出
F
F
QX
X
1
D
Q
EC
能时钟
1 （启用）
RD
K
时钟
直接
RESET
RD
0 （禁止）
（全局复位）
X3032
图4.可配置逻辑块。
每个CLB包括组合逻辑部，两个触发器和一个程序
内存控制，多路选择的功能。它有。 5逻辑变量输入A，B ，C ， D和E
在DI直接数据
使能时钟EC
时钟（可逆）K
异步直接复位RD
两个输出端X和Y
2-109
