Q
读或
写
数据
Q
CON组fi guration
控制
X5382
加载配置数据的方法是可选择的。
两种方法使用的串行数据，而三个用字节宽
数据。内部配置逻辑利用成帧
的信息，嵌入在节目数据由XACT
开发系统，以直接存储单元加载。该
串行数据帧和长度计数序言提供
对于各种设备的生命周期混合编程的兼容性
设备的同步，串行，菊花链的形式。
I / O模块
在图3中所示的每个用户可配置的IOB ，提供
的外部封装引脚之间的接口。
装置和所述内部用户的逻辑。每个IOB包括
注册并直接输入路径。每个IOB提供
可编程的三态输出缓冲器，其可被驱动
通过注册，或直接输出信号。组态
选项允许每个IOB反转，受控转换速率
和一个高阻抗上拉。每个输入电路还
提供输入钳位二极管，以提供静电
保护，和电路，以抑制所产生闩锁
输入电流。
图2.静态配置存储单元中。
它被装入配置程序中的一个位和
控制中的逻辑单元阵列1的节目选择。
该存储单元的输出Q和Q使用地面和V
CC
水平，并提供持续的，直接的控制。该额外
与缺少地址的tional容性负载一起
解码和检测放大器提供高稳定性，
细胞。由于配置存储器单元的结构中，
它们不受极端电源游览
还是非常高的水平α粒子辐射。在可靠性
测试，没有软错误已在所观察到的甚至
存在的非常高剂量的α辐射。
VCC
程控记忆细胞
OUT
倒置
3-STATE
倒置
产量
SELECT
SLEW
率
被动
撩
三态
（ OUTPUT ENABLE ）
T
OUT
O
D
Q
FLIP
拍击
产量
卜FF器
I / O焊盘
R
DIRECT IN
注册地
I
Q
Q D
FLIP
拍击
or
LATCH
R
OK
IK
（全局复位）
TTL或
CMOS
输入
门槛
CK1
CK2
节目
控制
多路复用器
=可编程连接点或画中画
X3029
图3.输入/输出模块。
每个IOB包括输入和输出存储元件和配置存储器单元选定的I / O选项。两种供您选择
可在每个管芯边缘的时钟。每个时钟线的极性（未每个触发器或锁存器）是可编程的。时钟线是
触发上升沿，触发器是低电平有效锁存使能（透明锁存）信号，反之亦然。被动的上拉可以
只有启用的投入，没有产出。所有的用户输入编程为TTL或CMOS阈值。
2-107
