位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第221页 > XC3130A-4PC44C > XC3130A-4PC44C PDF资料 > XC3130A-4PC44C PDF资料1第38页
R
XC3000系列现场可编程门阵列
引脚功能在CON组fi guration
配置模式<M2 ： M1 ： M0>
SLAVE
串行
＆ LT ; 1 ：1：1 ＆ GT ;
POWR
DWN
(I)
M 1 （高） （I）中
M 0 （高）（Ⅰ）
M 2 （高）（Ⅰ）
HDC （高）
LDC（ LOW ）
INIT *
GND
复位（Ⅰ）
DONE
主 -
串行
℃， 0： 0 ＆ GT ;
动力
DWN
(I)
M 1 （低） （Ⅰ）
M 0 （低电平） （I）中
M 2 （低） （Ⅰ）
HDC （高）
LDC（ LOW ）
INIT *
GND
复位（Ⅰ）
DONE
主 -
高
＆ LT ; 1：1： 0 ＆ GT ;
动力
DWN
(I)
M 1 （高） （I）中
M 0 （低电平） （I）中
M 2 （高）（Ⅰ）
HDC （高）
LDC（ LOW ）
INIT *
GND
复位（Ⅰ）
DONE
数据如图7（ I）中
数据6 （I）的
数据5 （I）的
数据4 （I）中
数据3 （I）的
数据2 （I）的
数据1 （I）中
RCLK
数据0 （I）的
DOUT
CCLK （ O）
A0
A1
A2
A3
A15
A4
A14
A5
A13
A6
A12
A7
A11
A8
A10
A9
主 -
低
＆ LT ; 1：0 ：0＆ GT ;
动力
DWN
(I)
M 1 （低） （Ⅰ）
M 0 （低电平） （I）中
M 2 （高）（Ⅰ）
HDC （高）
LDC（ LOW ）
INIT *
GND
复位（Ⅰ）
DONE
数据如图7（ I）中
30
数据6 （I）的
数据5 （I）的
CS0 （I）的
数据4 （I）中
数据3 （I）的
CS1 （I）的
数据2 （I）的
数据1 （I）中
RDY / BUSY
DIN （I）的
DOUT
CCLK （I）的
DIN （I）的
DOUT
CCLK （ O）
数据0 （I）的
DOUT
CCLK （ O）
WS （I）的
CS 2 （I）的
数据2 （I）的
数据1 （I）中
RCLK
数据0 （I）的
DOUT
CCLK （ O）
A0
A1
A2
A3
A15
A4
A14
A5
A13
A6
A12
A7
A11
A8
A10
A9
5
6
7
9
10
11
12
13
14
15
16
38
39
40
数据4 （I）中
数据3 （I）的
数据6 （I）的
数据5 （I）的
***
**
****
用户
功能
动力
DWN
(1)
RDATA
RTRIG （I）的
I / O
I / O
I / O
I / O
GND
XTL2或I / O
复位（Ⅰ）
PROGRAM （ I）
I / O
XTL1或I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
CCLK （I）的
I / O
I / O
I / O
I / O
5
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
所有其他
XC3x20A等。
X
X
X
X
X
X
X
X
X
X
X
X
X
X
XC3x30A等。
XC3x42A等。
XC3x64A等。
XC3x90A等。
XC3195A
PERIPH
＆ LT ; 1 ：0：1 ＆ GT ;
动力
DWN
(I)
M 1 （低） （Ⅰ）
M 0 （高）（Ⅰ）
M 2 （高）（Ⅰ）
HDC （高）
LDC（ LOW ）
INIT *
GND
复位（Ⅰ）
DONE
数据如图7（ I）中
100
44
64
68
84
84
100 VQFP 132
144
160
175
176
208
PLCC VQFP PLCC PLCC PGA PQFP TQFP PGA TQFP封装PQFP PGA PQFP TQFP
7
16
17
18
19
20
22
23
26
27
28
17
31
32
33
34
36
40
41
47
48
49
50
51
52
53
54
55
57
58
59
60
61
62
63
64
1
2
3
4
10
25
26
27
28
30
34
35
43
44
45
46
47
48
49
50
51
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
2
3
4
5
6
7
8
9
X
12
31
32
33
34
36
42
43
53
54
55
56
57
58
60
61
62
65
66
67
70
71
72
73
74
75
76
77
78
81
82
83
84
2
3
4
5
8
9
10
11
X
X
X
X**
X**
B2
J2
L1
K2
K3
L3
K6
J6
L11
K10
J10
K11
J11
H10
F10
G10
G11
F11
E11
E10
D10
C11
B11
C10
A11
B10
B9
A10
A9
B6
B7
A7
C7
A6
A5
B5
C5
A3
A2
B3
A1
X
X
X
29
52
54
56
57
59
65
66
76
78
80
81
82
83
87
88
89
92
93
94
98
99
100
1
2
5
6
8
9
12
13
14
15
17
18
19
20
23
24
25
26
X
X
X
26
49
51
53
54
56
62
63
73
75
77
78
79
80
84
85
86
89
90
91
95
96
97
98
99
2
3
5
6
9
10
11
12
14
15
16
17
20
21
22
26
A1
B13
A14
C13
B14
D14
G14
H12
M13
P14
N13
M12
P13
N11
M9
N9
N8
N7
P6
M6
M5
N4
N2
M3
P1
M2
N1
L2
L1
K1
J2
H1
H2
G2
G1
F2
E1
D1
D2
B1
C2
1
36
38
40
41
45
53
55
69
71
73
74
75
78
84
85
88
92
93
96
102
103
106
107
108
111
112
115
116
119
120
123
124
128
129
133
134
137
138
141
142
159
40
42
44
45
49
59
61
76
78
80
81
82
86
92
93
96
102
103
106
114
115
119
120
121
124
125
128
129
132
133
136
137
141
142
147
148
151
152
155
156
B2
B14
B15
C15
E14
D16
H15
J14
P15
R15
R14
N13
T14
P12
T11
R10
R9
P8
R8
R7
R5
P5
R3
N4
R2
P2
M3
P1
N1
M1
L2
K2
K1
H2
H1
F2
E1
D1
C1
E3
C2
1
45
47
49
50
54
65
67
85
87
89
90
91
96
102
103
108
112
113
118
124
125
130
131
132
135
136
140
141
146
147
150
151
156
157
164
165
169
170
173
174
3
48
50
56
57
61
77
79
100
102
107
109
110
115
122
123
128
132
133
138
145
146
151
152
153
161
162
165
166
172
173
178
179
184
185
192
193
199
200
203
204
X
X
X
注意事项：
X**
*
(I)
**
***
****
通用I / O引脚都没有显示。
对于配置模式的详细描述，请参见
第25页
通过
第34页。
有关引线的详细信息，请参阅
第65页
通过
第76页。
代表一个弱上拉前和配置过程中。
INIT是配置在一个开漏输出。
表示输入。
针脚分配XC3064A / XC3090A和XC3195A与图示不同。
外设模式和主并行模式没有在PC44包的支持。
引脚分配XC3195A PQ208与图示不同。
的PGA足迹PLCC插座和PGA封装的引脚分配是不相同的。
此页面上的信息提供一个方便的总结。有关详细的引脚说明，请参阅前面两页。
之前和配置过程中，未使用的配置过程的所有输出都是三态带弱上拉电阻。
记
:
7-40
1998年11月9日（版本3.1 ）
