位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第220页 > XC3130A-3VQ100C > XC3130A-3VQ100C PDF资料 > XC3130A-3VQ100C PDF资料1第35页
R
XC3000系列现场可编程门阵列
动态功耗
一个CLB驱动三个本地互连
一个全局时钟缓冲器和时钟线
与50 pF负载一台设备的输出
XC3042A
0.25
2.25
1.25
XC3042L
0.17
1.40
1.25
XC3142A
0.25
1.70
1.25
每MHz毫瓦
每MHz毫瓦
每MHz毫瓦
耗电量
的现场可编程门阵列表现出低功率
CMOS集成电路的消费特点。对于任何设计，
的TTL芯片的输入阈值的配置选项
要求功率为阈值的参考。电源
由举办的配置静态存储单元需要
化数据是非常低的，并且可保持在一
掉电模式。
通常情况下，大多数的功耗是由外部产生的
容性负载上的输出缓冲器。这种负荷和频
昆西取决于功率为25
μW / PF / MHz的
每个输出。
的I / O电源的另一组成部分是外部直流负载
所有输出引脚。
内部功耗的数目的函数，并且
节点的尺寸，并在他们改变频率。
在FPGA中，节点的分数变化对一个给定的
时钟通常较低（10-20 ％）。例如，在一个长
二进制计数器，计数器的所有触发器的总活性是
等同于只有两个CLB输出切换在
时钟频率。典型的全局时钟缓冲力
/兆赫的XC3020A和3.5毫瓦/ MHz的2.0毫瓦之间
为XC3090A 。内部电容性负载更一
功能互连比扇出。与典型负载
三普互联段，每个CLB输出
要求每MHz约0.25毫瓦的输出频率。
由于FPGA的控制存储的CMOS静态
内存，它的细胞需要一个非常低的待机电流数据
滞留。在某些系统中，该低数据保持电流
特征可以作为维护CON-的方法
音型在一个初级功率损失的情况下。该FPGA
已建成的断电逻辑，当激活时，会
禁用该设备的正常操作，仅保留
配置数据。所有的内部操作暂停，
输出缓冲器被置于其高阻抗状态与
没有拉。从XC3000家族可以是不同
断电以几微米的电流消耗
安培， XC3100A吸引5毫安，即使在掉电。
这使得掉电操作意义不大。 IN连接
相比之下，我
文建会
对于XC3000L仅为10
A.
要强制FPGA进入掉电状态下，用户必须
拉PWRDWN引脚为低电平，并继续提供一个reten-
化电压至V
CC
销。当正常电源
恢复，V
CC
被升高到它的正常工作电压
和PWRDWN返回到高电平。 FPGA的简历
操作发生在相同的内部序列
结构的结论。内部I / O和逻辑块
存储元件将被复位，输出将变得
启用和DONE / PROG引脚将被释放。
当V
CC
关闭或断开，一些权力
可能无意中从输入信号提供
驱动I / O引脚。在传统的静电输入亲
tection用二极管实现到供给和
地面上。施加到输入（或输出）的正电压
将引起正面保护二极管导通和驱动
在V
CC
连接。这种情况可能产生无效
应避免功率条件和。大型系列
电阻器可以被用来限制电流或双极缓冲
可用于隔离输入信号。
7
1998年11月9日（版本3.1 ）
7-37
