XC4000 ， XC4000A ， XC4000H逻辑单元阵列家族
延绳和单线条的长度之间的通信
通过在可编程互连点控制
线的交点。双倍长度的线没有连接到
其他行。
三态缓冲器
一对三态缓冲器，每个CLB在相关联的
阵列，可用于驱动信号到最近的
水平延绳上方和下方的块。这
特征也是在XC3000代的LCA的可用
设备。三态缓冲器的输入可以从任何被驱动
X，Y， XQ ，或相邻的CLB的YQ输出，或者从
附近的单线条的长度;缓冲使能来
从附近的立式单长或延绳。另外3-
用类似的访问状态缓冲器临近每个I / O
沿着所述阵列的右边缘和左边缘挡住。这些
缓冲区可以被用来实现多路复用或者双向
tional巴士上的水平延绳。可编程
拉连接到这些延绳的两端的电阻
有助于实现广泛的线与功能。
沿着阵列的周边运行的特殊延绳钓
可用于线与信号从附近的IOB来
或者从内部延绳钓。
以优势的重构
LCA的设备可以被重新配置来改变逻辑功能
同时驻留在系统中。这使的系统设
签名者一个新的自由度，不提供任何
其他类型的逻辑。硬件可以一样容易被改变
软件。设计更新或修改很容易。一
LCA的设备甚至可以动态地重新配置，以
在不同时间执行不同的功能。可重构
逻辑可以被用来实现系统的自我诊断，
创建能够被重新配置为不同的系统
环境或操作，或执行两用
硬件对于给定的应用程序。作为一个额外的好处，使用
可重构LCA器件简化了硬件设计
和调试，缩短产品上市时间将产品推向市场。
用一个通用的用户界面无论他们选择的
输入和验证工具。 XDM简化的选择
用下拉菜单和上线的命令行选项
帮助文本。应用程序从原理图
捕捉到分区，布局和布线（ PPR ）可以
可以从XDM的访问，而所述程序命令
序列生成并事先存储的文件
要执行。该XMAKE命令，设计编译
实用工具，可以自动对整个实施过程中，自动
matically检索设计的输入文件和表演
所有步骤需要创建配置和报告
文件。
在XACT系统的多种高级功能方便
XC4000 FPGA设计。该MEMGEN效用，存储器
编译器，实现了XC4000内的片上RAM
FPGA 。相关法放置宏程序（RPM ） - schematic-
基于宏与相对位置的约束，引导
在FPGA中的位置 - 有助于确保opti-
而得到优化实现普通逻辑功能。 XACT-
性能的分区，放置特征，并且路线
（ PPR ）的实施方案，使设计人员能够进入
设计输入过程中他们的具体性能要求，
在原理图级。
设计输入
设计可以图形化输入，使用schematic-
捕获软件，或任何与基于文本的格式
（如布尔方程，状态机的描述，
和高层次的设计语言） 。
赛灵思和第三方CAE厂商已经开发库
和接口产品具有多种兼容
设计输入和仿真环境。标准
接口文件规范， XNF公司（Xilinx网表文件） ，是
提供简化网络文件传输流入和流出的XACT
开发系统。
Xilinx提供XACT开发系统接口的
下面的设计环境。
Viewlogic系统（ Viewdraw ， Viewsim ）
Mentor Graphics的V7和V8 （ NETED ， Quicksim ，
建筑设计师， Quicksim II ）
OrCAD的（ SDT ， VST ）
新思科技（设计编译器，编译FPGA ）
赛灵思ABEL
X - BLOX
许多其他的环境是由第三方支持
供应商。目前，超过100包支持
移植。
为XC4000 FPGA的原理图库反映
各种逻辑功能，可以在实现
这些多功能设备。该库包含超过400个
原语和宏，范围从2输入与门向
16位累加器，并包括算术函数，
开发系统
在XC4000系列器件的强大功能
需要一个同样功能强大，易于使用的一组人员开发的
opment工具。 Xilinx提供的增强版
赛灵思自动CAE工具（ XACT ）的优化
XC4000系列。
与其他逻辑技术，对于基本方法
XC4000 FPGA设计包括三个相互关联的步骤：
项，实现和验证。流行的“通用”
工具用于输入和仿真（例如
Viewlogic系系统的ViewDraw原理图编辑器和
ViewSim模拟器） ，但特定于体系结构工具
根据需要实施。
所有Xilinx开发系统软件是在整合
Xilinx设计管理器（ XDM ） ，为设计人员提供
2-16
