位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XC5202-3HQ208C > XC5202-3HQ208C PDF资料 > XC5202-3HQ208C PDF资料1第21页
R
XC5200系列现场可编程门阵列
表9 ：引脚说明（续）
I / O
I / O
后
中
配置。配置。
引脚名称
TDI ， TCK ，
TMS
I
HDC
O
最不发达国家
O
INIT
I / O
GCK1 -
GCK4
弱
引体向上
CS0 ， CS1 ，
WS ， RS
I
A0 - A17
D0 - D7
DIN
O
I
I
DOUT
O
引脚说明
如果边界扫描时，这些引脚测试数据，测试时钟，以及测试模式选择
分别输入。它们直接来自垫，绕过IOB的。这些引脚
也可以使用作为输入到CLB逻辑完成配置后。
I / O
如果BSCAN符号没有被放置在设计时，所有的边界扫描功能inhib-
还是我
资讯科技教育一旦配置完成，并且这些引脚成为用户可编程的I / O 。
（JTAG）
在这种情况下，它们必须由特殊的示意性的定义叫出来。要使用这些引脚，
将库的组件的TDI ，TCK和TMS而不是通常的垫符号。在 -
放或输出缓冲器仍必须被使用。
在高配置（ HDC ）驱动为高电平，直到I / O去激活。它可以作为
I / O
一控制输出指示配置还没有完成。配置完成后，
HDC是用户可编程I / O引脚。
在低配置（ LDC ）被驱动为低电平，直到I / O去激活。它可以作为一个
I / O
控制输出指示该配置还没有完成。配置完成后，
LDC是用户可编程I / O引脚。
之前和期间的配置， INIT是一个双向的信号。一个1kΩ - 10 kΩ的外部
上拉电阻。
作为低有效的漏极开路输出， INIT是电源稳定期间保持低电平，
配置存储器的内部结算。作为低有效的输入，它可用于
I / O
配置开始之前保持在FPGA中的内部WAIT状态。主
模式设备停留在观望状态追加50至250
s
之后， INIT已经偏高。
在配置过程中，低的在这个输出表明一个配置数据有误
发生了。在我之后/ O去主动， INIT是用户可编程I / O引脚。
每四个全球性的输入驱动专用的内部全球净短的延迟和采矿
进制偏移。这些内部的全球网络，也可以从驱动内部逻辑。如果不使用
为推动全球网络，任何这些引脚是用户可编程I / O引脚。
I或I / O
该GCK1 - GCK4引脚提供最短路径的四个全局缓冲器。任何输入
直接连接到BUFG符号的输入垫符号被自动置于
其中的一个引脚。
这四个输入端均采用异步外设模式。该芯片被选中
当CS0为低和CS1为高。当芯片被选中，一个低导写选
（WS）加载存在于D0中的数据 - D7输入到内部数据缓冲器。一种低
在读选通（ RS ） D7改变成状态输出 - 高，如果准备好，如果小忙 -
I / O
并驱动D0 - D6高。
在快速模式下， CS1用作串行使能信号的菊花链。
WS和RS应该是相互排斥的，但是如果两者都低同时，写
频闪覆盖。配置完成后，这些都是用户可编程I / O引脚。
在主并行配置，这18个输出引脚地址的配置
I / O
EPROM 。配置完成后，他们是用户可编程I / O引脚。
在主并行，外设和快速配置，这八个输入引脚重新
I / O
人为对象的配置数据。配置完成后，他们是用户可编程I / O引脚。
在从串行或主串行配置， DIN为串行配置数据
I / O
输入上接收的CCLK的上升沿数据。在并行配置， DIN是
在D0输入。配置完成后， DIN是用户可编程I / O引脚。
在任何模式，但快速模式配置， DOUT是串行配置
数据输出，可以驱动的菊花链从FPGA中的DIN 。 DOUT数据变化
上的CCLK的下降沿。
在快速模式下， DOUT的状态输出，可以驱动的CS1菊花链
I / O
FPGA中，以启用和禁用下游设备。
配置完成后， DOUT是用户可编程I / O引脚。
7
1998年11月5日（版本5.2 ）
7-103
