位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第42页 > XCR3256XL-10PQ208I > XCR3256XL-10PQ208I PDF资料 > XCR3256XL-10PQ208I PDF资料5第4页
XCR3256XL 256宏单元CPLD
R
时序模型
该XPLA3架构遵循一个简单的时序模型
允许在设计和重新设计的确定性定时。该
基本定时模型示于
图2中。
的一个重要功能
该XPLA3 CPLD是有多达48个乘积项的能力
输入到一个单一的宏小区和保持一致的时序
ING 。这是通过利用一个完全填充的实现
PLA（可编程和可编程或阵列），这
也有分享的产品条款和只使用能力
每个宏单元乘积项所需的量。有一
快速路径（T
LOGI1
）成其用于如果在宏小区
单一产品的术语。经t
LOGI2
路径用于多个
产品期限时间。对于逻辑的优化， XPLA3
CPLD架构包括一个折返NAND路径
(T
LOGI3
） 。还有，如果使用的是一个快速的输入路径的每个宏单元
作为一个输入寄存器（T
鳍
） 。 XPLA3还包括通用
控制项（T
UDA
），其可被用于同步
宏蜂窝登记在不同的逻辑块。有
还摆率控制和输出使能每个控制上
宏单元的基础。
T
F
T
IN
T
LOGI1,2
DLT
CE
Q
T
OUT
T
EN
T
SLEW
T
鳍
T
GCK
T
LOGI3
T
UDA
S / R
DS017_02_042800
图2：
XPLA3时序模型
4
www.xilinx.com
1-800-255-7778
DS013 （ V1.2 ） 2000年5月3日
初步产品规格
