CS5320/21/22
ferred偏移被加到内部到
CS5320 / 21 ，并保证任何空闲音
本会说谎了带外。用户应
可以肯定，当OFST有效（ OFST = 1 ），该
由用户电路产生的偏置电压
不否定抵销OFST针补充说。
该调制器是一个四阶Δ-Σ是
因此，有条件的稳定。该调制器
进入振荡状态，如果模拟输入
是overranged 。输入信号超出任
加或减满刻度通过5％以上可能引
达斯不稳定的调制器。如果不稳定
在检测条件下，该调制器将重新
缩小以一阶系统，直到环路稳定性
实现的。如果出现这种情况的MFLG销会跃迁
灰从低到高的将导致一个错误位
被设置在CS5322 。输入信号必须
CON组的满量程范围内降低到
变频器在至少32个MCLK周期的调制
TOR从此错误状态中恢复。
2.3输入范围和超量程条件
模拟输入被施加到AIN +和AINR
引脚与引脚AIN-连接到GND 。在 -
放的全差分，但正常运行的
AIN-引脚必须保持在地电势。
模拟输入范围由电压AP-定义
之间的VREF +和VREF-输入引脚合股。
请参见本数据手册的参考电压节
电压基准的要求。
+5V
类似物
供应
10
F
+
0.1
F
2
1
22
0.1
F
+5 V
数字
供应
21
VD +
0.01
F
20
V
dd1
GND1
V
dd2
23
GND11
28
27
26
25
则msync
MFLG
MCLK
24
20
控制
逻辑
5
6
7
10
DGND
25
SID
超氧化物歧化酶
SCLK
CS
28
24
26
1
串行
数据
接口
27
RSEL
错误
CSEL
12
23
OFST
LPWR
+4.5V
VREF
200
0.1
F
5
+
68
F
坦。
6
VREF-
VREF +
HBR
则msync
MFLG
MCLK
MDATA
读/写
22
DRDY
402
10
0.1
F
COG
9
0.1
F
COG
AIN +
8
AIN-
14
13
12
11
7
4
0.1
F
AINR
18
MDATA
信号
来源
402
CS5320/21
17
MDATA
11
CS5322
H / S
TEST
数据
TDATA
PWDN
USEOR
ORCAL
GND8
GND9
19
15
16
时钟
来源
2
SYNC
3
CLKIN
DECA
DECB
DECC
RESET
VD +
+5 V
数字
供应
8
0.01
F
13
14
15
19
18
17
16
4
五金
控制
GND7
GND6
GND5
GND4
GND3
GND2
V
ss1
3
GND10
V
ss2
21
0.1
F
DGND
9
未使用的逻辑
输入必须
连接到
DGND或VD +
-5V
类似物
供应
10
F
+
图20.系统连接图
DS454PP1
19
