CS5320/21/22
2.概述
该CS5320和CS5321是四阶CMOS
单片模拟调制器设计specifical-
光年为信号非常高的分辨率的测量
之间的直流和1500赫兹。配置CS5320
或CS5321与CS5322的FIR滤波器导致
高分辨率A执行/ D转换器系统
动态范围采样和A / D转换
高于120分贝。
该CS5320和CS5321采用四阶过
采样体系结构，实现了高分辨率
A / D转换。该调制器由一个1位的
A / D变换器嵌入在一个负反馈
循环。该调制器提供了一个过采样seri-
以每秒256千比特人比特流（HBR = 1）和
每秒128千比特（ HBR = 0 ）与操作
1.024 MHz的时钟速率。图18示出了
CS5320 / CS5321框图。
该CS5322是一款单芯片数字有限脉冲
响应（FIR）滤波器，具有可编程decima-
化。该CS5322和CS5320 / CS5321是intend-
一起使用ED形成了独特的高
动态范围的ADC芯片组。该CS5322提供
数字抗混叠滤波器的CS5320 / CS5321
调制器输出。 CS5322的组成：一个多
一级FIR滤波器， 4个寄存器（状态数据，偏移
和配置），柔性的串行输入和输出
放端口，和一个2信道的输入数据多路转换器
从CS5320 / CS5321选择数据（ MDA-
TA）或用户的测试数据（ TDATA ） 。 CS5322的决策
配合（ 64倍至4096x ）输出到任何七个
可选择向上日期时间：16， 8,4 ， 2，1， 0.5和
0.25毫秒。数据是从数字输出
筛选的24位串行格式。图19示出
CS5322的框图。
V
dd1
V
ss1
AGND
V
dd2
V
ss2
DGND
数字
OSC 。
检测
AINR
AIN +
AIN-
控制
LPWR
OFST
MFLG
Σ
时钟
A / D
GENERATION
HBR
MCLK
则msync
MDATA
D / A
MDATA
VREF +
VREF-
图18. CS5320 / 21框图
16
DS454PP1
