CS4327
时钟上的印刷电路板布线DE-可以
级系统的性能。使用内部的
串行时钟模式简化了路由
通过允许在串行时钟的印刷电路板
跟踪被删除，并避免可能的干扰
的影响。
DEM1
0
0
1
1
DEM0
0
1
0
1
去加重
32千赫
44.1千赫
48千赫
关闭
表3.去重滤波器的选择
自动静音
自动静音功能是为应用程序非常有用，
如光盘播放器，其中所述空闲信
NEL噪声非常小。该CS4327将非盟
tomatically启动静音的空闲信道输入，
其中，空闲信道被定义为静态的输入
在连续8192 LRCK赛扬1的静态或0
克莱斯。静音将被立即释放的时候
非空闲信道的数据被加到任一的左或
右声道。此功能是可选的，积极
仅当AUTO_MUTE引脚为低电平。
初始化，校准和掉电
在初始上电时，DAC进入上电
关断模式。内插滤波器和δ-显
毫安调制器被复位，并且在内部电压
参考， 1位D / A转换器和开关型钙
pacitor低通滤波器被断电。 DE-的
副会留在掉电模式下，直到
MCLK和LRCK呈现。一旦MCLK和
LRCK检测， MCLK发生的减计数
ED超过LRCK周期来确定MCLK
/ LRCK频率比。电源适用于在 -
ternal参考电压时， D / A转换器，
开关电容滤波器和数模转换器将开始
共模偏置电压校准。这ini-
tialization和校准过程需要AP-
近因2700次LRCK的。该CS4327
将进入掉电模式， 1周期内
LRCK ，如果MCLK或LRCK被除去。该
初始化序列，如上文所描述的，发生
当MCLK和LRCK被恢复。
偏移校准可以通过改变调用
的数字输入格式标签， DIF0的状态和/或
DIF1 ，至少3 LRCK周期。在校准
灰，大约一个共模电压
1.8伏将出现在输出端，用大约一
16千欧姆的输出阻抗。校准后，
模拟输出阻抗小于
10欧姆的共模电压将移动
约2.3 V.
T2 = 15
s
去加重
数字去重的实现需要重新
所述数字滤波器的结构，以保持滤波器
在多个示例如图6所示之三反应
率。该CS4327能够数字去empha-的
矽统为32 ， 44.1或48 kHz采样率。表3
示出了去加重控制输入的数字高程模型0
和DEM 1 。
收益
dB
T1=50
s
0分贝
-10分贝
F1
3.183千赫
频率
F2
10.61千赫
图6.去加重滤波器响应
DS190F1
11
