位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第56页 > DSP56303PV100 > DSP56303PV100 PDF资料 > DSP56303PV100 PDF资料1第40页
AC电气特性
表2-10 。
DRAM页模式计时，等待四国
1,2,3
号
131
特征
页模式周期时间的连续两次访问
同方向
对于混合的页模式的循环时间（读取和写入）的访问
符号
表达
4
5
×
T
C
4.5
×
T
C
2.75
×
T
C
5.7
3.75
×
T
C
5.7
100兆赫
单位
民
50.0
最大
—
ns
t
PC
t
CAC
t
AA
t
关闭
t
RSH
t
RHCP
t
CAS
t
CRP
45.0
—
—
0.0
—
21.8
31.8
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
26.8
—
—
2.5
ns
ns
ns
ns
ns
ns
ns
—
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
132
133
134
135
136
137
138
CAS断言到数据有效（读）
列地址有效到数据有效（读）
CAS的无效数据无效（读保持时间）
最后CAS断言RAS的无效
上一页CAS无效到RAS的无效
CAS断言脉冲宽度
最后CAS的无效到RAS断言
5
BRW [ 1：0 ] = 00 ， 01 ，不适用
BRW [ 1：0 ] = 10
BRW [ 1：0 ] = 11
CAS的无效脉冲宽度
列地址有效到CAS断言
CAS断言到列地址无效
最后一列地址有效到RAS的无效
WR无效到CAS断言
CAS无效到WR断言
CAS断言WR的无效
WR断言脉冲宽度
最后WR断言RAS的无效
WR断言CAS的无效
数据有效到CAS断言（写）
CAS断言数据无效（写入）
WR断言CAS断言
最后RD断言RAS的无效
RD断言到数据有效
RD无效到数据无效
6
WR断言活动数据
WR无效到数据高阻抗
1.
2.
3.
4.
3.5
×
T
C
4.0
6
×
T
C
4.0
2.5
×
T
C
4.0
—
5.25
×
T
C
6.0
7.25
×
T
C
6.0
31.0
56.0
21.0
—
46.5
66.5
16.0
6.0
31.0
46.0
8.5
8.8
28.3
40.5
43.2
33.2
0.5
31.0
8.2
41.0
—
0.0
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
t
CP
t
ASC
t
CAH
t
拉尔
t
RCS
t
RCH
t
WCH
t
WP
t
RWL
t
CWL
t
DS
t
DH
t
WCS
t
ROH
t
GA
t
GZ
2
×
T
C
4.0
T
C
4.0
3.5
×
T
C
4.0
5
×
T
C
4.0
1.25
×
T
C
4.0
1.25
×
T
C
– 3.7
3.25
×
T
C
4.2
4.5
×
T
C
4.5
4.75
×
T
C
4.3
3.75
×
T
C
4.3
0.5
×
T
C
– 4.5
3.5
×
T
C
4.0
1.25
×
T
C
4.3
4.5
×
T
C
4.0
3.25
×
T
C
5.7
0.75
×
T
C
– 1.5
0.25
×
T
C
6.0
—
注意事项：
5.
6.
被指定在DRAM控制寄存器等待状态为页模式访问的次数。
刷新周期被指定在DRAM控制寄存器。
在表达式中指定的异步延迟是有效的DSP56303 。
所有的定时计算为最坏的情况。一些定时是用于特定情况下更好（对于
例如，T
PC
等于3
×
T
C
对于后读的读或写后写序列）。一个表达式是用来
计算所列出的最大值或最小值，根据。
BRW [ 1-0 ] （DRAM控制寄存器比特）定义了应该在每个插入的等待状态数
DRAM出页面的访问。
RD的无效总是发生CAS的无效之后;因此，受限制的定时是叔
关闭
而不是吨
GZ
.
2-18
