CDC7005
3.3 V高性能时钟合成器和抖动消除器
SCAS685E - 2002年12月 - 修订2004年11月
的逻辑的功能描述（续）
表11. MUX0 ， MUX1 ， MUX2 ， MUX3和MUX4选择
MUX2
0
0
0
0
1
1
1
1
MUX1
0
0
1
1
0
0
1
1
MUX0
0
1
0
1
0
1
0
1
SELECTED红利VCXO信号
DIV 1
DIV BY 2
DIV 4
DIV 8
DIV 16
DIV 8
DIV 8
DIV 8
默认
对于Y0
为Y1
对于Y2
为Y3和Y4
REF_IN时钟美联储通过
并购分频器和延迟
VCXO_IN时钟美联储通过
N分频器和延迟
V（ PFD1 ） （内部信号）
0V
PFD脉冲
宽度延迟
V（ PFD2 ） （内部信号）
VCC
PFD脉冲
宽度延迟
ICP （ 30位字1 = 1 ，
默认状态）
ICP （ 30位字1 = 0 ）
注： PFD的脉冲宽度延迟的目的是为了改善杂散的抑制。 （见表7 ）
图2.电荷泵电流方向
邮政信箱655303
达拉斯，德克萨斯州75265
11
