飞利浦半导体
产品speci fi cation
低电压8位微控制器
UART
10个I / O功能
10.1
端口
P80CL31 ; P80CL51
选项3
推拉;
在这两个驱动能力输出
极性。根据这个方案，引脚只能是
用作输出;参见图8 （ c）所示。
10.3
端口0的选项
该P80CLx1有视为32 32 I / O线分别
寻址位或四个并行8位可寻址的端口。
端口0 ， 1 ， 2和3进行复用功能
下面详述。要启用端口引脚复用功能，在
在SFR端口位锁存器必须包含一个逻辑1 。
P0口提供多路低位地址和
用于扩展设备与标准的数据总线
存储器和外设。
端口1提供输入的外部中断
INT2到INT9 。
当扩展端口2提供的高位地址
该装置与外部程序或数据存储器。
端口3引脚可以单独配置为提供：
外部中断请求输入： INT1与INT0
定时器/计数器输入： T1和T0
的控制信号来读取和写入到外部
回忆： RD和WR
UART输入和输出： RXD /数据
TXD /时钟。
每个端口包含一个锁存器（特殊功能寄存器P0至P3） ，一输出
驱动器和输入缓冲器。端口1,2和3具有内部
上拉。图8 （ a）示出了强晶体管' P1'是
打开只有2个振荡器周期后低到高
转型中的端口锁存器。当打开时，它打开“ P3 ” （弱
拉）通过反相器。该逆变器和“ P3 ”形式
锁存器，其保持逻辑1.在端口0上拉' P1'是
只有发射逻辑1的外部存储器上时，
访问。写逻辑1到端口0位锁存器叶片既
输出晶体管关断，以使引脚可用于
作为高阻抗输入。
10.2
端口选项
对于端口0端口选项的定义略有不同。
考虑两种情况。首先，获取外部
存储器（ EA = 0，或访问上述内置存储器
边界）和第二， I / O访问。
10.3.1
E
XTERNAL内存访问
选项1真逻辑0和逻辑1的写法地址
（使用强上拉）的外部存储器。
选项2 ，外部上拉电阻需要
外部访问。
选项3不允许外部存储器访问
该端口可以仅被用作输出。
10.3.2
I / O一
CCESSES
选项1当写一个逻辑1端口锁存器中，
强上拉' P1'将在2振荡器
周期。没有弱上拉的存在。没有
外部上拉，这个选项可以用作一个
高阻抗输入。
选项2漏极开路;准双向I / O和N沟道
漏极开路输出。使用作为输出要求
外部上拉电阻连接。
参见图8 （ b）所示。
选项3推挽;在这两个驱动能力输出
极性。根据这一方案引脚只能是
用作输出。参见图8 （ c）所示。
10.4
SET / RESET选项
端口1的引脚，端口2和端口3可以是单独地
配置下列选项之一。这些选项
也示于图8 。
选项1
标准端口;
准双向I / O与
拉。强劲的助推器拉' P1 '导
对经过2个振荡器周期
低到高端口锁存器过渡;
Fig.8(a).
选项2
漏极开路;
准双向I / O与
N沟道开漏输出。使用作为输出
需要一个外部上拉连接
电阻器;参见图8 （ b）所示。
1997年04月15日
15
后复位状态的个体面膜的选择是
可与上述任何引脚。所需
选择是通过附加“S”或“R”为选项1 ， 2取得，
或3个以上。
选项R复位，复位时该引脚将被初始化为低电平。
选择S设定，在复位该引脚将被初始化为高。
