动态功耗
XC3042
一个CLB驱动三个本地互连
一个全局时钟缓冲器和时钟线
与50 pF负载一台设备的输出
0.25
2.25
1.25
XC3042A
0.17
1.40
1.25
XC3042L
0.07
0.50
0.55
XC3142A
0.25
1.70
1.25
每MHz毫瓦
每MHz毫瓦
每MHz毫瓦
耗电量
该逻辑单元阵列表现为低功耗
CMOS集成电路的特性。对于任何设计，组态
的TTL芯片的输入阈值定量选项需要电源
阈值的参考。由静态所需的功率
该保持结构数据存储单元是非常低的
并且可以保持在一个关断模式。
通常情况下，大部分的功耗是由克斯特生产
纳尔容性负载上的输出缓冲器。这种负荷和
依赖于频率的功率为25
μW / PF / MHz的
每个输出。
的I / O电源的另一组成部分是外部直流负载
所有输出引脚。
内部功耗的数目的函数，并且
节点的尺寸，并在他们改变频率。
在一个LCA装置，节点的分数变化对一个
定的时钟通常是低（10-20 ％）。例如，在一个
长二进制计数器，计数器的所有的总活性触发器
等同于只有两个CLB的输出切换在
时钟频率。典型的全局时钟缓冲功率为BE-
吐温2.0毫瓦/兆赫的XC3020和3.5毫瓦/兆赫
在XC3090 。内部电容性负载更是一个功能
化互连比扇出。与典型负载
三普互联段，每个CLB输出
要求每MHz约0.25毫瓦的输出频率。
因为逻辑单元阵列的控制存储
CMOS静态存储器，它的细胞需要一个非常低的待机
当前数据保留。在一些系统中，该低数据
保持电流特性，可作为一种方法
的保持结构中的主事件
功率损耗。逻辑单元阵列内建了掉电
逻辑，当激活时，将禁用正常操作
该装置和仅保留了配置数据。所有
内部操作被暂停和输出缓冲器
摆在他们的高阻抗状态，没有拉。
从XC3000家族可供电不同
降低到几个微安的电流消耗，所述
XC3100吸引5毫安，即使在掉电。这使得
掉电操作意义不大。与此相反，我
文建会
对于XC3000L仅为10
A.
要强制逻辑单元阵列进入掉电状态下，
用户必须拉PWRDWN引脚为低电平，并继续
提供的保持电压在V
CC
销。当正常
恢复供电后， V
CC
被升高到它的正常操作
电压和PWRDWN返回到高电平。逻辑
单元阵列恢复操作使用相同的内部SE-
发生在配置结束quence 。
内部I / O和逻辑块的存储元件将被重置，
输出将被启用和DONE / PROG
引脚将被释放。
当V
CC
关闭或断开，一些权力
可能无意中从输入信号提供
驱动I / O引脚。在传统的静电输入
保护用二极管实现到供给和
地面上。施加到输入（或输出）的正电压
将引起正面保护二极管导通和
驱动V
CC
连接。这个条件可以产生
应避免无效功率条件和。大
串联电阻可以用来限制电流或双极
缓冲液可用于隔离输入信号。
2-135
