XC3000 ， XC3000A ， XC3000L ， XC3100 ， XC3100A逻辑单元阵列家族
启用。在最后的配置数据位装载和
长度计数比较，用户I / O引脚变为
活跃的。在MakeBits程序选项允许时间
一个时钟的选择更早或更晚的结束的定时
内部逻辑复位和DONE的断言
信号。漏极开路DONE / PROG输出可以AND-
系有多个LCA设备和作为有源高
准备就绪后，低有效的PROM启动或复位其它
该系统的部分。图18的状态图
示出了配置过程。
主模式
在主控模式下， LCA设备会自动加载
从外部存储装置的配置数据。那里
是使用内部定时源的三主模式
提供配置时钟（ CCLK）时间的
输入的数据。主串行模式使用串口的配置
从一个同步提供给数据输入（ DIN）和灰数据
串行源，如赛灵思串行配置PROM
图21.主并行低和高显示模式
自动使用供给到D0-D7引脚的并行数据
响应于由所述LCA产生的16位地址
装置。图22显示了并行主控的示例
需要模式的连接。 LCA的HEX AD-开始
礼服是0000和增量硕士低模式，它
为FFFF和递减，主High模式。这两个
模式提供microproces-地址的兼容性
感器它开始从内存两端的执行。
外设模式
外设模式通过提供简化的接口
该装置可以装载字节宽，作为一个处理器
外设。图23显示了外设模式连接
系统蒸发散。处理器的写周期，从计算解码
纹断言有源低写选通（WS）和两个
主动低一高有效片选（ CS0 ， CS1 ，
CS2 ） 。 LCA的设备产生时钟配置
从内部时序发生器和串行化paral-
内部框架或后续的奴隶LEL输入数据
在数据输出（ DOUT ） 。在READY / BUSY引脚上输出高
表示完成装载每个字节时
输入寄存器准备好一个新的字节。与大师
模式下，外设模式，也可以使用作为引线
装置，用于以菊花链从设备的。
从串模式
从串模式提供了一种加载一个简单的界面
如图24中的逻辑单元阵列配置。
串行数据被提供结合的同步
输入时钟。大多数从模式的应用是在菊花
链配置中，数据输入从驱动
前一逻辑单元阵列的数据输出，而时钟是
在硕士或外设模式领先的设备供应。
数据也可以由处理器或其它特殊供给
电路。
链
XACT的显影系统被用来创建一个COM
posite配置为选定的LCA装置，包括：一
前导码，长度计数的总比特流中，多
连接数据的程序和一个后同步码加一个
在串行链中每个设备的额外补位。加载后
和传递，对前导码和长度计数到一个可能
sible菊花链，铅设备将加载其配置
的数据帧，同时提供高DOUT到可能
如图22加载下游设备
持续而铅设备已经收到了它的配置
化方案和当前长度计数还没有达到
的全部价值。附加数据是通过传递
导致设备和出现在数据输出（ DOUT ）引脚
串行形式。领先的设备也产生了组态
化时钟（ CCLK ）同步串行输出数据
和在下游的LCA设备的数据。数据被读出在
在从设备由CCLK的上升沿DIN
和移出DOUT上CCLK的下降沿。
并行主模式设备使用其内部定时
发生器，以产生8倍的内部CCLK的其
EPROM地址流量，而外围设备模式
产生了一阵8个CCLK每个片选和直写
频闪周期。内部定时发生器继续
操作用于输入在一般的定时与同步
所有的模式。
特别CON组fi guration功能
配置数据包括在多个spe-控制
除了正常的用户逻辑功能CIAL功能
和互连。
输入阈值
回读禁用
DONE上拉电阻
DONE时机
复位时序
振荡器频率除以2
所有这些功能是通过配置数据控制
哪个被选择为正常的XACT的一部分位
开发系统的比特流生成过程。
输入阈值
在此之前完成所有配置LCA设备
输入阈值TTL兼容。一旦完成
配置上，输入阈值变成TTL或
CMOS的程序兼容。使用中的TTL的
阈值选项需要一些额外的电源电流
阈移。唯一的例外是的阈值
PWRDWN输入和直接的时钟，它总是有一个
CMOS输入。完成之前的配置的
用户I / O引脚各自具有高阻抗的上拉。该
2-122
