AD7457
–50
T
A
= 25
°
C
–60
误差在AD7457的传递函数。的电容至少
0.33 μF的应放置在V
REF
引脚。合适的参考
源为AD7457包括AD780和ADR421 。
图22示出了用于在V的典型连接图
REF
引脚。
V
DD
–70
THD （分贝）
200
100
–80
AD780
NC
1
AD7457*
NC
OPSEL
8
7
V
REF
–90
03157-0-009
10
62
V
DD
2
V
IN
3
温度
V
OUT
6
TRIM
5
NC
2.5V
NC
0.1F
10F
0.1F
4
GND
0.33F
03157-0-011
10
20
30
输入频率（千赫）
40
50
NC =无连接
为清楚起见省略*额外的引脚
图20. THD与模拟输入频率的不同信号源阻抗
图22.典型的V
REF
连接图V
DD
= 5 V
图21示出的THD与模拟输入频率的曲线图
关于各种电源电压，同时在100 kSPS时用采样
SCLK为10 MHz 。在这种情况下，源阻抗为10 Ω 。
–50
串行接口
图2示出了串行接口的详细时序图
的AD7457 。串行时钟提供转换时钟
并且还控制数据的从设备中的转印
转换。
CS的下降沿
权力了AD7457还放
跟踪和保持到轨道。上电时间为1μs最小
并且，在这个时间，该设备还获得模拟输入
信号。 CS
必须保持低电平的电持续时间。该
CS的上升沿
启动转换的过程中，放
跟踪和抱到保持模式，并采用串行数据总线进行
三态。该转换需要16个SCLK周期
完整的。
在第十六个SCLK下降沿，经过时间t
8
中，串行
数据总线自动返回到三态和设备
进入完全关断。它仍然在掉电直到
CS的下一个下降沿。
对于特定的性能，吞吐量
放率应不大于100 kSPS时，这意味着有
应在连续的CS不低于10微秒
落下
边缘。
来自AD7457的转换结果被设置在
SDATA输出为串行数据流。该位同步输出
在输入SCLK的下降沿。的数据流
AD7457由四个前导零，后面是12位的
提供MSB优先的转换数据。输出编码
是直的（天然）的二进制文件。
十六个串行时钟周期，因此，需要执行
转化率和从AD7457访问数据。上升沿
CS的
提供所述第一前导零将由读
微控制器或DSP 。剩余的数据再同步输出
在随后的SCLK下降沿与开始
第二个前导零。因此，在第一下降时钟边沿
CS后，串行时钟
已经提供了较高的第二主导
零。在数据传送结束位之前，设备进入
T
A
= 25
°
C
–55
–60
–65
总谐波失真（DBS ）
–70
–75
V
DD
= 3.6V
–80
V
DD
= 4.75V
–85
–90
10
V
DD
= 5.25V
20
30
输入频率（千赫）
40
50
03157-0-010
V
DD
= 2.7V
图21. THD与模拟输入频率的不同电源电压
数字输入
施加于AD7457的数字输入不被限定
限制模拟输入最大额定值。相反，
数字输入应用，也就是说， CS和SCLK ，可以到7 V和
不局限于通过V
DD
+ 0.3 V范围为在模拟
输入。
输入的主要优点不被限制于
V
DD
+ 0.3 V的限制是电源排序问题
避免使用。如果CS和SCLK V之前应用
DD
，不存在危险
的闩锁，因为将在模拟输入中，如果一个信号
大于0.3伏被施加之前到V
DD
.
参考科
外部源的需要来提供参考
AD7457 。该基准电压输入范围可以从100毫伏至V
DD
.
该规定的基准是2.50 V的电源电压范围
在引用来源中的结果获得2.70 V至5.25 V的错误
第0版|第13页20
