位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1115页 > ADSP-BF532SBBC400 > ADSP-BF532SBBC400 PDF资料 > ADSP-BF532SBBC400 PDF资料4第27页
ADSP-BF531/ADSP-BF532/ADSP-BF533
并行外设接口时序
表20
和
图15第27页
描述并行外设
接口操作。
表20.并行外设接口时序
参数
时序要求
t
PCLKW
PPI_CLK宽度
t
PCLK
PPI_CLK期
1
t
SFSPE
外部帧同步设置PPI_CLK前
t
HFSPE
外部帧同步保持PPI_CLK后
接收数据设置PPI_CLK前
t
SDRPE
t
HDRPE
接收数据保持PPI_CLK后
开关特性 - GP输出和帧捕获模式
t
DFSPE
内部帧同步延迟PPI_CLK后
t
HOFSPE
内部帧同步保持PPI_CLK后
t
DDTPE
数据传输延迟PPI_CLK后
传输数据保持PPI_CLK后
t
HDTPE
1
民
6.0
15.0
3.0
3.0
2.0
4.0
最大
单位
ns
ns
ns
ns
ns
ns
10.0
0.0
10.0
0.0
ns
ns
ns
ns
PPI_CLK频率不能超过F
SCLK
/2
DRIVE
EDGE
样品
EDGE
t
PCLKW
PPI_CLK
t
DFSPE
t
HOFSPE
PPI_FS1
PPI_FS2
t
SFSPE
t
HFSPE
t
DDTPE
t
HDTPE
PPIX
t
SDRPE
t
HDRPE
图15. GP输出模式和帧捕捉时序
第0版|
分页： 56 27 | 2004年3月
