AD5533
引脚功能描述
针
AGND(1–2)
AV
CC
(1–2)
V
DD
(1–4)
V
SS
(1–4)
DGND
DV
CC
DAC_GND(1–2)
REF_IN
REF_OUT
V
OUT
(0–31)
V
IN
A4–A1
1
, A0
2
CAL
1
CS / SYNC
WR
1
OFFSET_SEL
1
SCLK
2
D
IN2
D
OUT
SER / PAR
1
OFFS_IN
OFFS_OUT
忙
TRACK / RESET
2
功能
模拟GND引脚。
模拟电源引脚。电压范围从4.75 V至5.25 V
V
DD
供电引脚。电压范围为8 V至16.5 V
V
SS
供电引脚。电压范围从-4.75 V至-16.5 V.
数字GND引脚。
数字电源引脚。电压范围为2.7 V至5.25 V
参考GND电源为所有的DAC 。
参考电压通道0-31 。
基准电压输出。
模拟输出电压从32频道。
模拟输入电压。将其连接至AGND如果只有DAC模式下运行。
并行接口： 5 -地址引脚（32通道） 。 A4 =的通道地址MSB 。 A0 = LSB 。
并行接口：控制输入，允许所有32个通道采集V
IN
同时。
该引脚既是低电平有效片选引脚并行接口和帧同步引脚
为串行接口。
并行接口：写引脚。低电平有效。这是用来在结合
CS
引脚，以解决设备
使用并行接口。
并行接口：胶版选择引脚。高电平有效。这种用于选择偏移信道。
串行时钟输入，串行接口。该工作时钟速率高达20 MHz 。
数据输入的串行接口。数据必须在SCLK的下降沿有效。
输出DAC寄存器的回读。数据的同步输出，在SCLK的上升沿有效
在SCLK的下降沿。
该引脚允许用户选择串行或并行接口是否将被使用。如果该引脚接低电平，
并行接口将被使用。如果它被连接到高电平时，串行接口将被使用。
偏移输入。用户可以提供一个电压此处以抵消输出跨度。 OFFS_OUT也可以连接到
该引脚如果用户想要以驱动该引脚与偏置通道。
偏移输出。这是所获取/编程偏置电压，它可连接到所述OFFS_IN销
向偏移的跨度。
这个输出告诉时，被收购的输入电压用户。它变低，采集过程和
当采集操作完成后返回高电平。
如果这个输入保持高电平，V
IN
获取一旦信道被处理。同时它保持低电平时，输入到
增益/偏置阶段直接切换为V
IN
。被寻址的通道开始采集V
IN
在上升沿
of
轨道。
SEE
轨道
输入部分以获取更多信息。该输入也可以被用来作为一种手段
复位完成设备的上电复位的条件。这是通过施加低持续取得
脉冲50 ns的150 ns至该引脚之间。见节
RESET
以获得更多信息。
笔记
1
这些逻辑输入内部上拉下来的设备。因此，它们可以被悬空，将默认为逻辑低状态。
2
内部上拉设备对这些逻辑输入。因此，它们可以被悬空，将默认为逻辑高状态。
–8–
第0版
