AD5533
最高位
0
模式位1
0
模式2位
CAL
OFFSET SEL
0
考位
最低位
A4 –A0
模式位
一。 10位输入串行写入字（ SHA模式）
最高位
1
0
CAL
OFFSET SEL
0
考位
模式位
10-BIT
串行字
写PART
14位数据
阅读部分之后
的下一个下降沿
SYNC
（ DB13 = MSB DAC字）
最低位
A4 –A0
最高位
DB1 3 -DB0
最低位
B 。输入串行接口（获取并回读模式）
最高位
1
1
0
OFFSET SEL
0
考位
模式位
10-BIT
串行字
写PART
14位数据
阅读部分之后
的下一个下降沿
SYNC
（ DB13 = MSB DAC字）
最低位
A4 –A0
最高位
DB1 3 -DB0
最低位
。输入串行接口（回读模式）
图13.串行接口格式
DB13–DB0
这些被用于这两个回读模式读取14位字
从被寻址的DAC寄存器。
串行接口的设计允许方便地实现最
微控制器和DSP ，例如， PIC16C ， PIC17C ， QSPI ， SPI ，
DSP56000 ， TMS320 ，和ADSP- 21xx系列，而不需要
任何胶合逻辑。当连接到8051 ，在SCLK必须
被反转。微处理器/微控制器接口
节介绍如何连接到一些流行的DSP和
微控制器。
图3和图4示出了串行读的时序图和
写入AD5533 。该串行接口可与既有
连续和非连续的串行时钟。在科幻RST下降
边缘
SYNC
重置计数器计数的序列数
钟，以确保正确的比特数的移位和
出的串行移位寄存器。任何进一步的边缘上
SYNC
是
忽略，直到正确的比特数被移入或移出。
一旦正确的比特数已被移入或移出，所述
SCLK被忽略。为了让其他串行传输带
地点计数器必须通过的下降沿来复位
同步。
在回读时，首先连接SCLK上升沿边缘下降沿后
of
SYNC
导致
OUT
离开高阻抗状态，
数据同步输出到为D
OUT
线和也随后的
SCLK上升沿。对D
OUT
脚变回为高阻抗
在第14个SCLK的下降沿ANCE状态。上的数据
D
IN
线路上的网络连接第一个锁存SCLK后的下降沿
落的边缘
SYNC
信号和随后的SCLK下降沿
边缘。串行接口将不会转移数据或缩小，直到它
接收到的下降沿
SYNC
信号。
并行接口
该SER / PAR位必须接低电平，使并行接口
面对和禁用串行接口。并行接口是
通过9针控制。
CS
低电平有效封装选择引脚。该引脚与共享
SYNC
函数为串行接口。
WR
低电平有效写引脚。上的地址引脚的值被锁存
上的上升沿
WR 。
A4–A0
五地址引脚（ A4 =地址的最高位， A0 = LSB） 。这些都是
用于解决有关的信道（从可能的32）。
OFFSET_SEL
偏移选择引脚。这具有相同功能的Offset_Sel
在串行接口位。当它为高电平时，偏移信道是
解决和A4 - A0的地址将被忽略。
CAL
相同的功能的串行接口的CAL位。当此
引脚为高电平时，所有32个通道采集V
IN
同时。
第0版
–13–
