AD5415
表11. DAC控制位
C3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
C0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
DAC
A和B
A
A
A
B
B
B
A和B
A和B
–
–
–
–
–
–
–
功能
无操作（开机默认）
加载和更新
启动回读
加载输入寄存器
加载和更新
启动回读
加载输入寄存器
更新DAC输出
负载输入寄存器
菊花链禁用
时钟数据在上升沿移位寄存器
清除DAC输出至零
清除DAC输出至中间电平
控制字
版权所有
无操作
同步功能
SYNC为充当一个框架边缘触发输入synchroni-
矩阵特殊积信号和芯片使能。数据可以被转移到
装置只有当SYNC为低电平。启动该串行数据传送，
SYNC应采取较低，观测的最低SYNC
下降到SCLK下降沿建立时间，T
4
.
当控制位是0000 ，该装置是在无操作模式。
这可能是在菊花链应用中，有用的用户
不希望改变的一个特定的DAC中的设置
链。简单的写0000的控制位的DAC ，并且
下面的数据位被忽略。
独立模式
电源接通后，写入1001控制字禁用菊花
链模式。 SYNC的第一个下降沿重置计数器，
计数的串行时钟的数目，以确保正确的
的比特数被移入和移出的串行移位寄存器。一
在16位的写入周期SYNC边缘导致器件
中止当前的写周期。
在第16个SCLK脉冲的下降沿后，数据是automati-
从所述输入移位寄存器到DAC美云传送。在
为了让其他串行传输发生时，计数器必须
由SYNC的下降沿复位。
菊花链模式
菊花链模式是在上电缺省模式。要禁用
菊花链功能，写1001的控制字。在
菊花链模式，在SCLK内部的门被禁用。该
SCLK不断施加到输入移位寄存器中时
SYNC为低电平。如果超过16个时钟脉冲被施加时，数据
涟漪出移位寄存器，并出现在SDO线路上。
此数据同步输出在SCLK的上升沿有效。
为下降沿（默认）下一个设备。通过连接
这条线到DIN输入的下一个设备上的链条，一个
多设备接口构成。十六个时钟脉冲
需要为系统中的每个设备。因此，总的
时钟周期的数目必须等于16N ，在那里
N
是总
在链中的设备的数目。 （见时序图
图4 ）
当串行传输的所有设备完成后，应同步
采取高。这防止了任何进一步的数据被
进入输入移位寄存器。一阵时钟包含
时钟周期的确切数目可用于和SYNC取高
一段时间后。后SYNC的上升沿，数据是automati-
来自每个设备的输入移位寄存器美云传送到
寻址的DAC 。
LDAC功能
在LDAC功能允许异步或同步
更新DAC输出。该DAC的异步
当此信号变为低电平更新。可选地，如果这条线是
持有永久低，自动或同步更新
模式被选择，从而使DAC的更新在第16个时钟
下降沿时，该设备是在独立模式下还是在
SYNC上升边缘在菊花链模式下。
软件LDAC功能
加载和更新模式也可以用作软件更新
功能，不论在LDAC引脚上的电压电平。
第0版|第21页28
