AD5415
串行接口
的AD5415具有易于使用的3线接口，这是
与SPI，QSPI ， MICROWIRE ，DSP接口兼容
标准。数据被写入到该设备中的16位字。每
16位字组成的4个控制位和12个数据位，如
图39中所示。
SDO控制（ SDO1和SDO2 ）
在SDO位使用户能够控制SDO输出驱动
实力雄厚，禁止SDO输出，或将其配置为开
漏驱动器。在SDO提供的驱动强度的影响的定时
的t
12
并且，当强，允许使用更快的时钟周期。
表10. SDO控制位
SDO2
0
0
1
1
SDO1
0
1
0
1
功能
全SDO驱动程序
SDO配置为漏极开路
弱SDO驱动程序
禁止SDO输出
低功耗串行接口
为了最大限度地降低装置的电力消耗，所述接口
通电充分，只有当该设备正被写入，也就是
在SYNC的下降沿。在SCLK和DIN输入缓冲器
在SYNC的上升沿被断电。
DAC控制位C3至C0
控制位C3至C0允许的各种功能的控制
数模转换器，如表中所述的DAC ，在11默认设置
上电，如下。数据移入移位寄存器
在时钟下降沿;菊花链模式被启用。该装置
与零刻度负载功率DAC寄存器和I
OUT
线。 DAC控制位允许用户调整某些
特征在电源接通。例如，菊花链可
禁止在不使用时，有效时钟边沿可以更改为
上升沿和DAC输出可以清零为零刻度
或中间电平。用户还可以发起对DAC的回读
注册进行核查的内容。
菊花链控制（ DSY ）
DSY启用或禁用菊花链模式。 1使菊花
链模式; 0禁止。禁用时，回读请求
接受， SDO将自动启用， DAC寄存器
有关DAC的内容同步输出SDO ，而且，
完成时， SDO再次被禁用。
硬件CLR位（ HCLR ）
默认设置为硬件CLR引脚是清除
寄存器和DAC输出至零代码。 A 1在HCLR位
清除DAC输出中间电平; 0清除它们
零刻度。
控制寄存器
（控制位= 1101）
同时保持与单软件兼容性
通道电流输出DAC （ AD5426 / AD5433 / AD5443 ） ，这
DAC还具有一些附加的接口功能。
简单设置控制位1101 ，进入控制寄存器
模式。图40示出了控制寄存器的内容，则
其功能在下面的章节中描述。
有效时钟边沿（ SCLK ）
默认有效时钟沿为下降沿。写1到该
位，以在上升沿时钟数据;写一个0到时钟它在
下降沿。
DB15 （MSB）
C3
C2
C1
C0
DB11 DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB0 （ LSB ）
04461-0-039
04461-0-040
DB1
DB0
控制位
数据位
图39. AD5415 12位输入移位寄存器的内容
DB15 （MSB）
1
1
0
1
SDO1 SDO2
DSY HCLR SCLK
X
X
X
X
X
DB0 （ LSB ）
X
X
控制位
图40.控制寄存器加载序列
第0版|第20页28
