AD1890/AD1891
操作特性
串行输入/输出端口
在AD1890 / AD1891使用左/右输入频率
时钟（ LR_I ）和左/右输出时钟（ LR_O ）信号，以
确定采样率比值，因此，这些信号必须
连续运行，每个采样周期过渡的两倍。 （本
LR_I时钟频率是等效到F
罪
和LR_O时钟
频率是等效到F
SOUT
）。其他钟表（ WCLK_I ，
WCLK_O ， BCLK_I ， BCLK_O ）是边沿敏感的，可能是
在有警卫或突发模式下使用（例如，脉冲期间流
数据发送或接收，随后由非活动期间） 。
字时钟和位时钟仅用于将数据写入到
或读出数据的串行端口;只有左/右时钟
在内部DSP模块使用。重要的是，所述左/
右
时钟是“干净”与单调的上升沿和下降沿
过渡也没有过多的过冲或下冲这
可能会造成误触发的AD1890 / AD1891 。
在AD1890 / AD1891灵活的串行输入和输出端口
消费和生产的二进制补码的数据， MSB优先
格式。左声道数据字段总是先于右
信道数据字段;当前信道被消耗或亲
duced由左/右时钟的状态指示（ LR_I和
LR_O ） 。阿左声道现场，右声道现场对被称为
框架。输入数据字段包括4个20位的
AD1890 ，以及4到16位的AD1891 。该输出数据
字段由4至24位两种设备。输入信号
被指定为TTL逻辑电平，而输出摆幅为全
CMOS逻辑电平。该端口由引脚选择配置。
串行I / O端口模式
貌数据的MSB的是同步的上升
左/右时钟的用于左声道和下降沿
的左/右时钟用于右声道的边缘。 MSB是
左/右时钟如果MSB后延迟一个比特时钟
延迟模式被选择。不需要在字时钟
左/右时钟触发模式，并应连接到HI或
LO 。图23显示了在门可选或爆裂位时钟
模式;比特时钟是数据字段之间不活动的，并且可以采取
无论是HI状态或LO状态，而无效。
需要注意的是用于左之间的延迟不要求
信道数据和右声道数据。左/右时钟
和字时钟可以后的LSB立即转换
的数据，从而使随后的通道的MSB出现
没有任何定时延迟。的AD1891因此能够一
32位的帧模式，其中两个16位通道被包装
成一个32位时钟周期。更一般地，没有特别的
当左/右时钟下降为规定（即，不存在
左/右时钟占空比或脉冲宽度规格） ，提供
该左/右时钟频率等于所述预定的样品
频率，并有足够的比特时钟周期的时钟中
或出数据位的预定数量。
控制信号的
在AD1890 / AD1891具有引脚可选的位时钟极性
的输入和输出端口。在“正常”模式（ BKPOL_I或
BKPOL_O LO ）的数据在上升沿有效。在
“倒”模式（ BKPOL_I或BKPOL_O HI ）的数据
有效的下降沿。这两种模式分别示于图22
23 。
在销可选择的MSB延迟模式，该模式可设置不知疲倦
pendently的输入和输出端口， MSB被延迟了
一个位时钟。这对我很有用
2
S格式的兼容性和
缓解接口部分DSP处理器。无论是DE- MSB
非专业模式（ MSBDLY_I或MSBDLY_O HI ）和MSB
非延迟模式（ MSBDLY_I或MSBDLY_O LO ）所示
在图22和23 。
在AD1890 / AD1891 SamplePort串口的操作要么
字时钟（ WCLK_I ， WCLK_O ）触发模式下或左/
右
时钟（ LR_I ， LR_O ）触发模式。这些模式可
独立地用于对输入和输出端口，通过复位 -
鼎或设置TRGLR_I和TRGLR_O控制线
分别。在字时钟触发模式，如图图 -
茜22 ，后左/右时钟是有效的，对外观
数据的最高位为同步字的上升沿
时钟（或延迟一个比特时钟如果MSB延迟模式是
选择）。请注意，字时钟上升沿敏感，
后采样HI由位时钟可以随时倒下。在
左/右时钟触发模式中，如图23所示，
该GPDLYS ， SETLSLW ， BKPOL_I ， BKPOL_O ， TRGLR_I ，
TRGLR_O ， MSBDLY_I和MSBDLY_O输入是异步
在异步的信号，他们需要服从没有特别的时间
相对于MCLK或采样时钟。通常情况下，这些引脚
硬连接或连接到I / O寄存器的微处理器
控制权。这两个引脚上唯一的时序要求是：
控制信号是稳定的，有效的第一个串行输入之前
数据位（即MSB）呈现给AD1890 / AD1891 。
RESET
图25示出了AD1890 / AD1891的复位定时
SamplePorts 。 MCLK必须处于运行状态时，
RESET
is
置，位时钟，字时钟和左/右
时钟也可运行。当AD1890 / AD1891来
复位后，它们默认为一架F
罪
到f
SOUT
比为1： 1 。该滤波器
器管道不会被清零。然而，静音输出变为HI
至少128个周期，足以使管道疏通。如果
F
罪
显著选自F不同
SOUT
，则AD1890 / AD1891
采样时钟的伺服控制环也有定居。而解决，
静音输出为HI 。外部系统重置后，
AD1890 / AD1891 ，它应该等到静音输出变为LO
前打卡串行数据。
有使用不要求
RESET
销在上电时
或者，当输入或输出采样率的变化。如果它不是
使用时， AD1890 / AD1891会沉淀到采样时钟支持
在合股
≈200
毫秒快速建立模式或内
≈800
以毫秒为单位
缓慢沉降模式。
第0版
–13–
