4 0的设备规格
（续）
4 4开关特性
4 4 1定义
所有在本节中给出的时序规格请参考
2 0V上的时钟相位的上升沿或下降沿PHI1
和PHI2至15％或V的85％
CC
在所有的CMOS输出
信号，并以0 8V或2 0V上的所有TTL输入信号作为
所示
图4-2
和
4-3
除非特别说明
否则
缩略语
LE
TE
前沿
后缘
RE
FE
上升沿
下降沿
TL EE 9160 - 44
图4-3时序规范标准
（ TTL输入信号）
TL EE 9160 -43
图4-2时序规范标准
（ CMOS输出信号）
4 4 2计时表
4 4 2 1输出信号的内部传输延时NS32C032-10 NS32C032-15
最大时报假设电容100pF的载货
名字
t
ALV
t
ALH
t
Dv
t
Dh
t
ALADSs
t
ALADSh
t
ALF
t
ADF
t
ALMF
t
ADMF
t
BEV
t
BEH
t
STV
t
某事
科幻gure
4-4
4-4
4-4
4-4
4-5
4-10
4-5
4-5
4-9
4-9
4-4
4-4
4-4
4-4
描述
地址位0-23有效
地址位保持0-23
数据有效（写周期）
数据保持（写周期）
地址位设置0-23
地址位保持0-23
地址位0-23
浮动（没有MMU ）
数据位D24- D31
浮动（没有MMU ）
地址位0-23
浮动（带MMU ）
数据位21-31
浮动（带MMU ）
本信号有效
BEN信号举行
状态（ ST0 - ST3 ）有效
状态（ ST0 - ST3 ）举行
参考条件
PHI1 T1之后
PHI1 Tmmu或T2后，
PHI1 T2之后
PHI1下一个T1或Ti后
之前ADS T E
之后ADS T E
PHI1 T2之后
PHI1 T2之后
PHI1 TMMU后
PHI1 TMMU后
PHI2 T4后
PHI2 T4或Ti后
PHI1 T4后
（ T1见注前）
PHI1 T4后（ T1之后）
0
0
45
0
0
25
15
25
25
25
25
60
0
35
5
50
0
20
10
20
20
20
20
45
NS32C032-10
民
最大
40
5
35
NS32C032-15
民
最大
35
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
49
