位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第84页 > IDT70V24S15JI > IDT70V24S15JI PDF资料 > IDT70V24S15JI PDF资料1第13页
IDT70V24S/L
高速4K ×16双口静态RAM
工业和商业温度范围
AC电气特性在
工作Oemperature和电源电压范围
(6)
70V24X15
Com'l ONY
符号
参数
分钟。
马克斯。
70V24X20
Com'l
&工业
分钟。
马克斯。
70V24X25
Com'l
&工业
分钟。
马克斯。
单位
忙
时序（M /
S
= V
IH
)
t
BAA
t
北京经济技术开发区
t
BAC
t
BDC
t
APS
t
BDD
t
WH
忙
从地址匹配访问时间
忙
禁止时间从地址不匹配
忙
从芯片的访问时间启用低
忙
禁止时间从芯片使能高
仲裁优先建立时间
(2)
____
15
15
15
15
____
____
20
20
20
17
____
____
20
20
20
17
____
ns
ns
ns
ns
ns
ns
ns
____
____
____
____
____
____
____
____
____
5
____
5
____
5
____
忙
禁止以有效数据
(3)
写后举行
忙
(5)
18
____
30
____
30
____
12
15
17
忙
时序（M /
S
= V
IL
)
t
WB
t
WH
忙
输入写
(4)
写后举行
忙
(5)
0
12
____
0
15
____
0
17
____
ns
ns
____
____
____
端口到端口延迟时序
t
WDD
t
DDD
写脉冲数据延迟
(1)
写数据有效读取数据的延迟
(1)
____
____
30
25
____
____
45
35
____
____
50
35
ns
ns
2911 TBL 13A
70V24X35
Com'l
&工业
符号
参数
分钟。
马克斯。
70V24X55
Com'l
&工业
分钟。
马克斯。
单位
忙
时序（M /
S
= V
IH
)
t
BAA
t
北京经济技术开发区
t
BAC
t
BDC
t
APS
t
BDD
t
WH
忙
从地址匹配访问时间
忙
禁止时间从地址不匹配
忙
从芯片的访问时间启用低
忙
禁止时间从芯片使能高
仲裁优先建立时间
(2)
____
20
20
20
20
____
____
45
40
40
35
____
ns
ns
ns
ns
ns
ns
ns
____
____
____
____
____
____
5
____
5
____
忙
禁止以有效数据
(3)
写后举行
忙
(5)
35
____
40
____
25
25
忙
时序（M /
S
= V
IL
)
t
WB
t
WH
忙
输入写
(4)
写后举行
忙
(5)
0
25
____
0
25
____
ns
ns
____
____
端口到端口延迟时序
t
WDD
t
DDD
写脉冲数据延迟
(1)
写数据有效读取数据的延迟
(1)
____
____
60
45
____
____
80
65
ns
ns
2911 TBL 13B
注意事项：
1.端口到端口通过SRAM单元延迟写入端口读取端口，请参考阅读"Timing波形随着
忙
（ M / S = V
IH
） "或写的"Timing波形
随着端口到端口延迟（M / S = V
IL
） ＆ QUOT ;.
2.为了确保两个端口的较早者获胜。
3. t
BDD
是一个计算出的参数，是为0ns越大，叔
WDD
– t
WP
（实际的）或T
DDD
– t
DW
（实际的） 。
4.为了确保写周期的争用过程中受到抑制。
5.为了确保写周期竞争后完成的。
部分6号“X”表示额定功率（S或L ） 。
6.42
13
