AD7564
微处理器接口
AD7564以80C51接口
AD7564以68HC11接口
在AD7564与80C51单片机之间的串行接口
控制器中示出的8051的驱动器的图21的TXD
在AD7564的SCLK而RXD驱动的串行数据线
的部分。该FSIN信号从端口线P3.3而得。
在80C51提供的LSB其SBUF寄存器作为第一位
在串行数据流。因此，用户将必须确保
在SBUF寄存器的数据被正确地设置，以便
发送到AD7564的数据字对应于
在表I中所示的加载顺序。当数据要传输
承诺要部分， P3.3为低电平。 RXD上的数据是有效的
TXD的下降沿。在80C51中的传输串行数据
8位字节只有8个时钟下降沿在发生
发射周期。将数据加载到AD7564 ， P3.3保持低电平
第8位传输和数据的第二个字节后
然后，串行传送至AD7564 。当第二
串行传送完成后， P3.3线被拉高。注意
的8051输出串行数据字节，其中有一个格式
LSB在前。在AD7564希望MSB优先。在80C51
发送例程应该考虑到这一点。
图22显示了AD7564和之间的串行接口的
68HC11微控制器。在68HC11的SCK驱动的SCLK
而MOSI输出驱动器的串行数据线的AD7564
在AD7564 。该FSIN信号从一个端口源性
（如图PC7 ） 。
此接口的正确操作， 68HC11应
构造成使得它的CPOL位为0和它的CPHA位是1 。
当数据要被发送到的部分， PC7被拉低。
当68HC11配置这个样子， MOSI上的数据是有效的
在SCK的下降沿。该68HC11发送其序列
在8位字节的数据（高位在前） ，只有8个时钟
缘在发送周期内发生。将数据加载到
AD7564 ， PC7保持低电平的第一个8位后转移
和数据的第二字节，然后被串行传输到
AD7564 。当第二个串行传输完成时， PC7
线被拉高。
3
AD7564*
64HC11*
PC5
CLR
LDAC
FSIN
SCLK
SDIN
AD7564*
80C51*
P3.5
P3.4
P3.3
TXD
RXD
CLR
LDAC
FSIN
SCLK
PC6
PC7
SCK
MOSI
*额外的引脚OMMITTED为清楚起见，
SDIN
图22. AD7564以64HC11接口
*额外的引脚OMMITTED为清楚起见，
图21. AD7564以80C51接口
LDAC
和
CLR
在AD7564也由80C51控制
端口输出。用户可以把
LDAC
低每隔两后
字节已被发送以更新其已经在DAC
编程。或者，也可以等待，直到所有在 -
把寄存器被加载（ 16字节传输），然后
更新DAC输出。
在图22中
LDAC
和
CLR
由PC6控制
和PC5端口输出。由于与80C51 ，对每个DAC
AD7564可以每两字节的传送之后被更新，否则
所有DAC可以同时更新。此接口
同时适用于3 V和5 V版本的68HC11的
微控制器。
REV 。一
–13–
