AD7564
概述
D / A部分
该AD7564包含4个12位电流输出D / A转换
ERS 。的简化电路图用于D / A转换器中的一个
示于图15 。
V
REF
R
R
R
瞻
CLR
线拉低复位DAC锁存器为全0 。该
输入锁存并没有受到影响，使得用户可以恢复到
如果需要以前的模拟输出。
CLKIN
FSIN
SDIN
16位输入
移位寄存器
SDOUT
2R
C
B
2R
A
2R
S9
2R
S8
2R
2R
S0
2R
R/2
R
FB
I
OUT1
I
OUT2
图16.输入逻辑
单极二元运算
（ 2象限乘法）
3
如图所示为全1 ON DAC
图15.简化的D / A电路图
图17示出了标准单极二进制连接图
克在AD7564 DAC的之一。当V
IN
是交流
信号，所述电路执行2象限乘法。电阻器
R1和R2允许用户调整DAC的增益误差。抵消
可以通过调节输出放大器的偏移电压被去除。
R2 10
R
FB
A
R1 20
V
IN
V
REF
A
DAC A
I
OUT1
A
I
OUT2
A
C1
A1
A1 ： AD707
AD711
AD843
AD845
V
OUT
分段方案被使用，从而在2个MSB的12比特的
数据字被解码以驱动三个交换机A，B和C.
剩下的10位的数据字的驱动开关S0
S9中在标准的R-2R梯形结构。
每个交换机A到C的公牛总参考的1/4
电流与剩余的电流通过所述的R- 2R
部分。
所有DAC具有独立的V
REF
, I
OUT1
, I
OUT2
和R
FB
销。
当一个输出放大器被连接在标准的组态
图17的定量，其输出电压由下式给出：
AD7564
信号
GND
笔记
1.只有一个DAC显示更清晰。
2.数字输入的接线被省略。
3. C1相位补偿（ 5-15pF ）可
在需要时使用高速放大器。
V
OUT
=
D
×V
REF
其中，D是所述数字字的分数表示
载入DAC 。因此，在本AD7564 ， D可以被设定从0
到四千○九十六分之四千○九十五。
接口部分
图17.单极性的二进制运算
的AD7564是串行输入设备。三个输入信号CON组
控制串行接口。这些都是
FSIN ，
CLKIN和SDIN 。
该时序图显示在图1 。
适用于SDIN引脚的数据移入输入移位寄
存器上CLKIN的每个下降沿。 SDOUT是移位寄存器
器输出。它允许多个设备以菊花连接
链方式与一台设备的SDOUT引脚连接到
下一个器件的SDIN 。
FSIN
是帧同步
用于装置。
当16位数据的输入移位寄存器接收到
之三， DB2和DB3 （ A0和A1）进行检查，看看他们是否corre-
有反应对引脚A0和A1的状态。如果是的话，那么字
被接受。否则，它将被忽略。这允许用户
以解决在一个非常简单的方式若干AD7564s的。 DB1
和16位字的DB0确定的4个DAC
输入锁存器被加载。当
LDAC
线变为低电平时，所有
在设备4个DAC锁存器同时加载
它们各自的输入锁存器和输出的内容
发生相应的变化。
A1应选择以满足应用。例如，该
AD707是理想的低带宽应用，而
AD843和AD845提供非常快速的稳定时间在全频带 -
宽度应用。相应的多个版本，这些上午的
plifiers可以与AD7564可用于减少电路板空间
要求。
码表用于图17示出在表III中。
表Ⅲ。单极性的二进制代码表
数字输入
MSB 。 。 。 LSB
1111 1111 1111
1000 0000 0001
1000 0000 0000
0111 1111 1111
0000 0000 0001
0000 0000 0000
模拟输出
(V
OUT
如图中所示为图17）
–V
REF
(4095/4096)
–V
REF
(2049/4096)
–V
REF
(2048/4096)
–V
REF
(2047/4096)
–V
REF
(1/4096)
–V
REF
(0/4096) = 0
记
标称LSB大小为图17的电路由下式给出： V
REF
(1/4096).
REV 。一
–11–
