位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第444页 > TMS320VC5509AGHHR > TMS320VC5509AGHHR PDF资料 > TMS320VC5509AGHHR PDF资料1第112页
电气规格
表5-24 。 McBSP0的开关特性
号
MC1
MC3
MC4
MC11
MC12
MC13
MC14
MC15
t
C（ CKRX ）
t
R（ CKRX ）
t
F（ CKRX ）
t
W（ CKRXH ）
t
W（ CKRXL ）
t
D（ CKRH - FRV ）
t
D（ CKXH - FXV ）
t
DIS （ CKXH - DXHZ ）
参数
周期时间， CLKR / X
上升时间， CLKR / X
下降时间， CLKR / X
脉冲持续时间， CLKR / X高
脉冲持续时间， CLKR / X低
延迟时间， CLKR高到内部FSR有效
延迟时间， CLKX高到内部FSX有效
禁止时间， DX从CLKX高的高阻抗
下面最后一个数据位
延迟时间， CLKX高到DX有效。
这适用于所有的比特以外的第一个位
传输。
延迟时间， CLKX高到DX
有效
CLKR / X INT
CLKR / X INT
CLKR / X INT
CLKR / X INT
CLKR / X INT
CLKR INT
CLKR分机
CLKX INT
CLKX分机
CLKX INT
CLKX分机
CLKX INT
CLKX分机
CLKX INT
DXENA = 0
CLKX分机
只适用于第一位
在传输数据时延迟
1或2（ XDATDLY条件= 01b或10b）的DXENA = 1
模式
启用时间，从DX驱动
CLKX高
MC17
t
EN （ CKXH - DX ）
CLKX INT
CLKX分机
CLKX INT
DXENA = 0
CLKX分机
只适用于第一位
在传输数据时延迟
1或2（ XDATDLY条件= 01b或10b）的DXENA = 1
模式
延迟时间， FSX高到DX
有效
MC18
t
D（ FXH - DXV ）
DXENA = 0
FSX分机
只适用于第一位
当数据延迟DXENA = 1传输
0 （ XDATDLY = 00B ）模式。
启用时间，从DX驱动
FSX高
MC19
t
EN （ FXH - DX ）
DXENA = 0
FSX分机
只适用于第一位
当数据延迟DXENA = 1传输
0 （ XDATDLY = 00B ）模式
FSX INT
FSX分机
8
P3
P+8
3
ns
P3
P+4
FSX INT
FSX分机
FSX INT
0
13
2P + 1
2P + 10
0
8
ns
2P + 1
2P + 10
CLKX INT
CLKX分机
FSX INT
6
P1
P+6
2
3
ns
P3
P+3
2
1
13
2P + 1
2P + 4
3
7
2P + 1
2P + 3
D2
§
C2
§
2
4
2
4
0
10
CV
DD
= 1.2 V
CV
DD
= 1.35 V
民
2P
1
1
D+2
§
C+2
§
1
13
2
15
5
18
5
15
4
D1
§
C1
§
2
4
2
4
5
3
最大
CV
DD
= 1.6 V
民
2P
1
1
D+1
§
C+1
§
1
8
2
9
1
11
4
9
2
ns
ns
ns
ns
最大
ns
ns
ns
ns
ns
单位
MC16
t
D（ CKXH - DXV ）
极性位CLKRP = CLKXP = FSRP = FSXP = 0。如果任何的信号的极性反转，则该信号的定时参考文献是
也反转。
p = 1 / CPU的时钟频率。例如，在200 MHz的运行部件时，使用P = 5纳秒。除了CPU频率，最大操作
串口的频率也取决于满足规定的开关特性和时序要求参数的休息。
§
T = CLKRX周期= （ 1 + CLKGDV ） * P
C = CLKRX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * P时CLKGDV是偶数
D = CLKRX高脉冲宽度= T / 2时CLKGDV是奇数还是零和= （ CLKGDV / 2 + 1） * P当CLKGDV是偶数
见
的TMS320C55x DSP外设概述参考指南
（文献编号SPRU317 ）的DX启用的描述（ DXENA ）
和数据延迟的多通道缓冲串口的功能。
112
SPRS205D
2002年11月 - 修订2005年1月
