PD44321181 ， 44321361
[
PD44321361]
A0到A19
地址
寄存器0
20
A1
A0
ADV
K
18
BURST
逻辑
A1’
A0’
20
模式
CLK
/ CKE
K
20
写地址
注册
20
感测放大器
ADV
/BW1
/BW2
/BW3
/BW4
/ WE
存储单元阵列
写入注册表及
数据一致性
控制逻辑
写
DRIVERS
1024行
1,024× 36列
（ 37748736位）
输出缓冲器
数据转向
36
36
I / O1到I / O32
I / OP1到I / OP4
E
36
36
输入
注册ê
/G
/ CE
CE2
/CE2
ZZ
读
逻辑
掉电控制
突发序列
[
PD44321361]
交错突发序列表（ MODE = V
DD
)
外部地址
第一个突发地址
第二届突发地址
第三突发地址
A19至A2 ，A1和A0
A19至A2，A1 / A0
A19至A2 ， / A1，A0
A19至A2 ， / A1 ， / A0
线性突发序列表（ MODE = V
SS
)
外部地址
第一个突发地址
第二届突发地址
第三突发地址
A19至A2 ， 0,0
A19至A2 ， 0,1
A19至A2 ， 1,0
A19至A2 ， 1,1
A19至A2 ， 0,1
A19至A2 ， 1,0
A19至A2 ， 1,1
A19至A2 ， 0,0
A19至A2 ， 1,0
A19至A2 ， 1,1
A19至A2 ， 0,0
A19至A2 ， 0,1
A19至A2 ， 1,1
A19至A2 ， 0,0
A19至A2 ， 0,1
A19至A2 ， 1,0
8
数据表M15958EJ5V0DS
